[发明专利]一种FinFET集成电路基本单元有效
| 申请号： | 202111015860.9 | 申请日： | 2021-08-31 |
| 公开（公告）号： | CN113838911B | 公开（公告）日： | 2023-03-21 |
| 发明（设计）人： | 廖永波;聂瑞宏;李平;冯柯;彭辰曦;刘玉婷;李垚森;杨智尧;刘金铭;刘仰猛 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/08;H01L29/10;H01L29/423;H01L29/78 |
| 代理公司： | 电子科技大学专利中心 51203 | 代理人： | 陈一鑫 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种FinFET集成电路基本单元，涉及微电子技术和集成电路领域。该基本单元为多层结构，最下层为低掺杂阱区，该低掺杂阱区包括底层和在底层上脊状凸起；该脊状凸起两侧设置有隔离层，该隔离层上表面与低掺杂阱区脊状凸起的上表面齐平；顺着低掺杂阱区脊状凸起的上表面依次设置两侧面和上表面都齐平的：漏极半导体区、轻掺杂漏区、沟道半导体区、轻掺杂源区、源极半导体区；所述沟道半导体区的两侧面和上表面上设置有栅电极，并且该栅电极与沟道半导体区之间设置有一层栅介质层作为隔离。本发明包裹沟道区和N‑掺杂区的栅氧化层的介电常数不相同，在N‑区中可采用相对介电常数较大的材料，这样可以提升多子在N‑区表面的积累效应，减小其导通电阻，增大导通电流。 | ||
| 搜索关键词： | 一种 finfet 集成电路 基本 单元 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202111015860.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
