[发明专利]SONOS存储器件的制备方法及SONOS存储器件有效
| 申请号： | 202010190075.6 | 申请日： | 2020-03-18 |
| 公开（公告）号： | CN111403402B | 公开（公告）日： | 2023-10-24 |
| 发明（设计）人： | 王宁;张可钢 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H10B43/30 | 分类号： | H10B43/30;G11C16/04 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 黎伟 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种SONOS存储器件的制备方法及SONOS存储器件，属于集成电路制造技术领域。通过本申请提供的制备方法制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入进行写入，相对于相关技术中提供的SONOS存储器件采用FN隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性。 | ||
| 搜索关键词： | sonos 存储 器件 制备 方法 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/202010190075.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 三维存储器器件及其使用双间距字线形成的制造方法-202280020734.9
- 竹口直树;津美正三里;岛袋诚司;樋上达也 - 桑迪士克科技有限责任公司
- 2022-01-27 - 2023-10-27 - H10B43/30
- 本发明公开了一种三维存储器器件，该三维存储器器件包括单元层堆叠的多个实例的竖直重复、竖直延伸穿过该竖直重复的存储器开口以及位于该存储器开口内的存储器开口填充结构。该存储器开口填充结构中的每个存储器开口填充结构包含相应的存储器元件竖直堆叠。该单元层堆叠从底部到顶部或从顶部到底部包括其中没有任何腔体的无腔体绝缘层、第一类型导电层、其中包括封装腔体的含腔体绝缘层以及第二类型导电层。
- 半导体装置及其制造方法-201910709932.6
- 石田贵士;杉本尚丈;菅野裕士;冈本达也 - 铠侠股份有限公司
- 2019-08-01 - 2023-10-27 - H10B43/30
- 本发明的实施方式提供一种能够减小半导体层内的晶粒的粒径的半导体装置及其制造方法。根据一实施方式，半导体装置具备：第1半导体层，作为具有导电性的多晶半导体层；第2半导体层，设置在所述第1半导体层上，作为具有导电性且粒径比所述第1半导体层小的多晶半导体层；及多个电极层，在第1方向相互隔开而积层于所述第2半导体层上。所述装置还具备：第3半导体层，在所述第1半导体层、所述第2半导体层、及各所述电极层内，以在所述第1方向延伸的方式设置，且以与所述第2半导体层相接的方式设置；及电荷储存层，设置于所述多个电极层与所述第3半导体层之间。
- SONOS器件的制造方法-202310891144.X
- 侯新亚;刘政红;齐瑞生 - 上海华力集成电路制造有限公司
- 2023-07-19 - 2023-10-24 - H10B43/30
- 本发明公开了一种SONOS器件的制造方法，包括：步骤一、提供半导体衬底，完成P型源漏注入工艺环之前的工艺且在P型源漏注入工艺环之前的工艺中取消IOPLDD工艺环，IOPLDD为输入输出P型轻掺杂漏。步骤二、进行P型源漏注入工艺环，包括：步骤21、形成掩膜层并进行图形化。步骤22、采用掩膜层为掩膜进行IOPLDD注入形成IOPLDD区。步骤23、采用掩膜层为掩膜进行P型源漏注入形成P型源漏区，IOPLDD区的结深大于P型源漏区的结深。本发明能降低工艺成本以及缩短生产周期。
- 组对结构的NOR闪存及其制作方法-202311195869.1
- 金波 - 上海领耐半导体技术有限公司
- 2023-09-18 - 2023-10-24 - H10B43/30
- 本发明提供一种组对结构的NOR闪存及其制作方法。所述组对结构的NOR闪存的制作方法包括：提供基底，基底包括隔离结构以及由隔离结构限定出的有源区；在基底中形成多个字线沟槽，每个字线沟槽包括相互贯通的第一沟槽和第二沟槽，第一沟槽嵌设在有源区的基底中，第二沟槽嵌设在隔离结构中；在基底上形成多个电荷陷阱结构且在每个字线沟槽内形成字线，一个电荷陷阱结构共形地覆盖一个第一沟槽的内表面，字线至少覆盖第一沟槽内的部分电荷陷阱结构；以及在基底上方形成多条位线。如此，组对结构的NOR闪存的字线嵌设在基底中，可以缩小NOR闪存的存储单元的面积，提高NOR闪存的存储密度。所述组对结构的NOR闪存可以利用上述的制作方法制成。
- SONOS存储器件的制备方法及SONOS存储器件-202010190075.6
- 王宁;张可钢 - 上海华虹宏力半导体制造有限公司
- 2020-03-18 - 2023-10-24 - H10B43/30
- 本申请公开了一种SONOS存储器件的制备方法及SONOS存储器件，属于集成电路制造技术领域。通过本申请提供的制备方法制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入进行写入，相对于相关技术中提供的SONOS存储器件采用FN隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性。
- 半导体装置及半导体装置的制造方法-201880037249.6
- 山崎舜平 - 株式会社半导体能源研究所
- 2018-05-23 - 2023-10-24 - H10B43/30
- 提供一种每单位面积的存储容量大的半导体装置。本发明是一种包括存储晶体管的半导体装置，存储晶体管包括具有开口的导电体、以与开口的内侧面接触的方式设置的第一绝缘体、以与第一绝缘体的内侧接触的方式设置的第二绝缘体、以与第二绝缘体的内侧接触的方式设置的第三绝缘体、以与第三绝缘体的内侧接触的方式设置的第一氧化物、以及以与第一氧化物的内侧接触的方式设置的第二氧化物，第二氧化物的能隙比第一氧化物的能隙窄。
- 半导体器件及其制造方法-202310087634.4
- 韩赫;朴性薰;李正吉 - 三星电子株式会社
- 2023-01-30 - 2023-10-20 - H10B43/30
- 一种半导体器件，包括：绝缘结构；绝缘结构中的第一导电结构，第一导电结构包括第一导电层和第二导电层；以及绝缘结构中的第二导电结构，第二导电结构包括第二导电结构的第一导电层。第一导电结构的宽度大于第二导电结构的宽度。第一导电结构的第一导电层、第一导电结构的第二导电层和第二导电结构的第一导电层包括相同的非金属元素。第一导电结构的第二导电层中的非金属元素的浓度高于第一导电结构的第一导电层和第二导电结构的第一导电层中的非金属元素的浓度。
- 三维存储器件及其制造方法-202110086011.6
- 王启光 - 长江存储科技有限责任公司
- 2019-09-20 - 2023-10-20 - H10B43/30
- 提供了一种三维(3D)存储器件及其制造方法。所述3D存储器件包括衬底、绝缘层、栅极材料层和垂直结构。所述绝缘层和所述栅极材料层设置在所述衬底上并且在垂直方向上交替堆叠。所述垂直结构沿所述垂直方向穿过所述栅极材料层。所述垂直结构包括半导体层和捕获层。所述半导体层沿所述垂直方向延长。所述捕获层在水平方向上围绕所述半导体层。所述捕获层包括在所述垂直方向上对齐并且相互隔开的捕获区段。可以通过相互隔开的所述捕获区段改善所述3D存储器件的电气性能。
- 电荷捕获型非易失存储器的源漏极离子注入方法-202310768754.0
- 李妍;辻直樹 - 上海华力集成电路制造有限公司
- 2023-06-27 - 2023-10-10 - H10B43/30
- 本发明提供一种电荷捕获型非易失存储器的源漏极离子注入方法，提供衬底，在衬底上形成有自下而上依次堆叠的第一氧化层、氮化层、第二氧化层、第一多晶硅层、第三氧化层、硬掩膜层；在第一栅极的侧壁形成第一侧墙，去除剩余的第一光刻胶层，之后刻蚀去除裸露的第一氧化层、氮化层和第二氧化层，之后在衬底上形成栅氧化层；形成覆盖第一栅极的阵列结构的第二多晶硅层，之后刻蚀第二多晶硅层在第一栅极的两侧形成第二侧墙，从而形成第二栅极的阵列结构，使得两相邻的第二多晶硅层之间的有源区被第二侧墙所覆盖。本发明有效地降低了非易失存储器的源漏极离子注入中光刻的工艺难度，同时降低了颗粒型缺陷的产生几率，对良率提升带来一定的帮助。
- 存储器元件及其制造方法-202210392449.1
- 杨金成 - 旺宏电子股份有限公司
- 2022-04-14 - 2023-10-10 - H10B43/30
- 本公开提供了一种存储器元件，包括：介电基底、中层结构、多个通道柱、多个电荷储存结构、多个分隔结构以及辅助结构。所述介电基底包括阵列区与在所述阵列区旁的空旷区。所述中层结构在所述阵列区与所述空旷区中。所述多个通道柱穿过在所述阵列区中的所述中层结构。所述多个电荷储存结构位于所述中层结构与所述多个通道柱之间。所述多个分隔结构设置在所述多个通道柱之间，穿过在所述阵列区中的所述中层结构，并将所述中层结构分割成多个区块。所述辅助结构设置在所述空旷区中。所述辅助结构包括至少一虚设分隔结构，所述虚设分隔结构和所述多个分隔结构的延伸方向不同。
- 硅-氧化物-氮化物-氧化物-硅存储器结构及制作方法-202210298364.7
- 陈勇廷;萧学钧 - 联华电子股份有限公司
- 2022-03-24 - 2023-10-10 - H10B43/30
- 本发明公开一种硅‑氧化物‑氮化物‑氧化物‑硅存储器结构及其制作方法，其中该硅‑氧化物‑氮化物‑氧化物‑硅存储器包含一硅基底，一隧穿氧化硅层、一氮化硅层和一氧化硅层由下至上依序堆叠在硅基底上，氧化硅层包含两个第一氧化硅层和一个第二氧化硅层，第二氧化硅层的厚度小于各个第一氧化硅层的厚度，一控制栅极覆盖并接触氧化硅层，一第一源极/漏极掺杂区和一第二源极/漏极掺杂区分别位于控制栅极的两侧，其中氧化硅层具有一截面，在截面上，第二氧化硅层夹在两个第一氧化硅层之间。
- 半导体存储器装置-201811005927.9
- 立川卓;宫川英典 - 铠侠股份有限公司
- 2018-08-30 - 2023-09-22 - H10B43/30
- 本发明涉及一种半导体存储器装置，其包括：衬底；栅极电极，其在与衬底的表面交叉的第一方向上布置；第一半导体层，其包含在第一方向上延伸且面向多个栅极电极的第一部分及比第一部分更靠近衬底的第二部分；栅极绝缘薄膜，其设置在栅极电极与第一半导体层的第一部分之间且包含存储器部分；及布线部分，其设置在衬底与多个栅极电极之间，连接到第一半导体层的第二部分且在与第一方向交叉的第二方向上延伸。布线部分包括连接到第一半导体层的第二部分的第二半导体层。第二半导体层包含大于第二半导体层的第一方向上的厚度的第一晶粒。
- 半导体结构及其形成方法-202210216344.0
- 章纬 - 长鑫存储技术有限公司
- 2022-03-07 - 2023-09-19 - H10B43/30
- 本公开实施例提供一种半导体结构及其形成方法，其中，所述半导体结构包括：栅极介质层；栅极，所述栅极位于所述栅极介质层的表面；其中，所述栅极介质层包括依次堆叠的氧化层、电荷捕获层和隔离层；所述隔离层由能够发生自发极化的极化材料构成。
- 半导体器件及其制造方法-201810246905.5
- 山越英明;桥本孝司;阿部真一郎;大水祐人 - 瑞萨电子株式会社
- 2018-03-23 - 2023-09-19 - H10B43/30
- 本文公开了半导体器件及其制造方法。在具有ONO膜的MONOS存储器中，防止在ONO膜上方的控制栅电极的下表面的端部与ONO膜下方的半导体衬底之间发生电介质击穿和短路。当形成在ONO膜ON上方的多晶硅膜被处理以形成控制栅电极时，ONO膜不被处理。随后，形成覆盖控制栅电极的侧表面的第二偏移间隔物。然后，使用第二偏移间隔物作为掩模，处理ONO膜。这产生了ONO膜的端部在控制栅电极的栅极长度方向上分别从控制栅电极的侧表面向外突出的形状。
- 存储器装置及其制造方法-202211300682.9
- 金大炫;金世渊 - 爱思开海力士有限公司
- 2022-10-24 - 2023-09-15 - H10B43/30
- 本文可以提供存储器装置及其制造方法。一种存储器装置可以包括：多个绝缘层和多条选通线，其被配置为交替地层叠；以及单元插塞，其被配置为穿过多个绝缘层和多条选通线，其中，每条由导电材料制成的多条选通线与多个绝缘层一起被蚀刻，并且单元插塞包括阻挡层、电荷俘获层、隧道绝缘层、沟道层和芯柱。
- 一种锥形能带电荷存储结构的制备方法-202310756843.3
- 汤振杰;李荣;张希威 - 安阳师范学院
- 2023-06-12 - 2023-09-15 - H10B43/30
- 本发明公开了一种利用不同Hf和Si组分的Hf
- 半导体装置及半导体装置的制造方法-201910670492.8
- 郑如真 - 爱思开海力士有限公司
- 2019-07-24 - 2023-09-15 - H10B43/30
- 半导体装置及半导体装置的制造方法。一种制造半导体装置的方法包括通过穿过层叠结构的狭缝和至少一个开口用导电图案替换牺牲层。该层叠结构包括层间绝缘层和牺牲层。层间绝缘层和牺牲层包围支撑件并且彼此交替地层叠。
- 半导体存储器装置及半导体存储器装置的制造方法-202310070224.9
- 崔康植 - 爱思开海力士有限公司
- 2023-01-13 - 2023-09-12 - H10B43/30
- 提供了半导体存储器装置及半导体存储器装置的制造方法。一种半导体存储器装置包括：层叠结构，其包括具有阶梯结构的接触区域；阶梯凹槽，其具有由层叠结构的阶梯结构形成的侧壁；阻挡绝缘层，其沿着阶梯结构的表面延伸；填充绝缘层，其在阶梯凹槽的内部形成在阻挡绝缘层上；以及导电栅极接触件，其在贯穿填充绝缘层和阻挡绝缘层的同时贯穿层叠结构的阶梯结构。
- 电荷捕捉式非易失性存储器装置的制造方法-202310226099.6
- 黎俊霄;赖宗沐;沈政彦;许家荣 - 力旺电子股份有限公司
- 2023-03-10 - 2023-09-12 - H10B43/30
- 本发明公开一种电荷捕捉式非易失性存储器装置的制造方法。在制造非易失性存储器装置的过程中，可有效地保护存储元件的阻挡层，防止阻挡层被污染或者变薄。另外，在半导体基板中，由于逻辑元件区与存储器元件区的阱区不是同时制作，所以在存储器元件区可以设计尺寸较小非易失性存储单元，并且精确控制电荷捕捉式晶体管的临限电压(threshold voltage)。
- 双堆栈三维NAND存储器以及用于形成其的方法-202011540491.0
- 卢峰;高晶;周文斌 - 长江存储科技有限责任公司
- 2020-01-17 - 2023-09-12 - H10B43/30
- 公开了一种用于形成三维(3D)存储器件的方法。在一些实施例中，该方法包括：在衬底上形成交替介电堆叠体；以及形成多个沟道孔，多个沟道孔垂直地穿透交替介电堆叠体以暴露衬底的至少一部分。可以形成第一掩模以覆盖第一区域中的沟道孔并且暴露第二区域中的沟道孔。该方法还包括：在第二区域中的交替介电堆叠体中形成凹槽，然后在凹槽中形成第二掩模。第二掩模覆盖第二区域中的沟道孔并且暴露第一区域中的沟道孔。因此，能够去除在第一区域中的每个沟道孔底部的存储膜，而能够通过第二掩模保护第二区域中的存储膜。
- 半导体结构与其制作方法-202210200373.8
- 郭仲仪;郑俊民 - 旺宏电子股份有限公司
- 2022-03-02 - 2023-09-05 - H10B43/30
- 本公开提供一种半导体结构及其制作方法。该半导体结构包含基板、设置在基板上的共享源极层、垂直地设置在基板上且与共用源极层电性连接的多个存储器单元、设置在基板上且与共用源极层电性连接的共享源极线，以及间隔柱。共享源极线沿着第一方向延伸，且包含第一区段与第二区段。间隔柱插置于共享源极线的第一区段与第二区段之间。
- 半导体装置和包括该半导体装置的电子系统-202310177405.1
- 李荣湜;金赫;陆然根 - 三星电子株式会社
- 2023-02-28 - 2023-09-05 - H10B43/30
- 提供了一种半导体装置和包括该半导体装置的电子系统。该半导体装置可包括：堆叠结构，其包括堆叠在衬底上的电极、介于电极之间的层间绝缘层、和覆盖电极中的最上面的电极的上绝缘层；以及竖直结构，其在竖直方向上穿过堆叠结构，层间绝缘层中的每一个可具有第一厚度，上绝缘层可具有大于第一厚度的第二厚度，并且上绝缘层可包括与层间绝缘层中的每一个的绝缘材料不同的绝缘材料。
- 半导体器件及制造半导体器件的方法-201710831852.9
- 山下朋弘 - 瑞萨电子株式会社
- 2017-09-15 - 2023-08-25 - H10B43/30
- 由鳍式FET构成的分栅式MONOS存储器的栅电极的电阻被降低。分栅式MONOS存储器的存储栅电极由在鳍上依次形成的第一多晶硅膜、金属膜和第二多晶硅膜形成。在横向上彼此相邻的鳍部之间的沟槽中填充有包括第一多晶硅膜、金属膜和第二多晶硅膜的层叠膜，而不是只填充有第一多晶硅膜。
- 三维存储器的制造方法及三维存储器-202011302330.8
- 王迪 - 长江存储科技有限责任公司
- 2020-11-19 - 2023-08-25 - H10B43/30
- 本发明提供一种三维存储器的制造方法及三维存储器，在三维存储器的制造方法中，由于台阶区上第一堆叠结构顶部的部分常规半导体层替换为替代半导体层，且在刻蚀第一堆叠结构顶部的常规半导体层时，替代半导体层的刻蚀速率高于常规半导体层的刻蚀速率，使得刻蚀形成的栅线分隔槽在阵列区和台阶区的刻蚀深度不一样，基于此，后续在栅线分隔槽的侧壁上形成的阻挡层会遮挡住台阶区上第一堆叠结构中部的常规半导体层，通过栅线分隔槽的底部湿法刻蚀去除第一堆叠结构中部的常规半导体层时，台阶区上第一堆叠结构中部的常规半导体层被保护柱，强化了台阶区底部的支撑架构，简化了台阶区上虚拟沟道结构的支撑需求，并降低了虚拟沟道结构的工艺难度。
- 基于异类叠层存储层的电荷存储器件的制备方法-202310756097.8
- 汤振杰;李荣;张希威 - 安阳师范学院
- 2023-06-12 - 2023-08-22 - H10B43/30
- 本发明公开了一种基于异类叠层存储层的电荷存储器件的制备方法，借助脉冲激光沉积系统，在隧穿层表面依次沉积三层Hf
- 基于Al
- 汤振杰;李荣;张希威 - 安阳师范学院
- 2023-06-12 - 2023-08-22 - H10B43/30
- 本发明公开了一种基于Al
- 具有层叠的单元晶体管的非易失性存储器件及其操作方法-201911279762.9
- 卢侑炫;李宗昊 - 爱思开海力士有限公司;首尔大学校产学协力团
- 2019-12-13 - 2023-08-22 - H10B43/30
- 本申请公开了具有层叠的单元晶体管的非易失性存储器件以及其操作方法。该非易失性存储器件包括：沿第一水平方向延伸的栅极线；从栅极线沿垂直方向延伸的柱状形状的栅电极；沿第二水平方向平行地延伸的多个位线和多个源极线，第二水平方向与第一水平方垂直，多个位线和源极线在垂直方向上层叠；以及多个单元晶体管，其被垂直层叠以包围位于多个位线和多个源极线之间的栅电极的外侧表面。每个单元晶体管包括包围栅电极的外侧表面的栅极介电层、以及包围栅极介电层的外侧表面的沟道层。
- SONOS存储器件的制备方法及SONOS存储器件-202010190046.X
- 王宁;张可钢 - 上海华虹宏力半导体制造有限公司
- 2020-03-18 - 2023-08-22 - H10B43/30
- 本申请公开了一种SONOS存储器件的制备方法及SONOS存储器件，属于集成电路制造技术领域。通过本申请提供的制备方法制备得到的SONOS存储器件，由于两个相对设置的L型ONO层共用位线，且位于外侧的选择管栅靠近SONOS存储器件的源端，因此该SONOS存储器件可以使用源端热载流子注入进行写入，相对于相关技术中提供的SONOS存储器件采用FN隧穿方式进行写入具有更低的操作电压，从而提高了器件的可靠性。
- 半导体存储装置-202211005772.5
- 田岛光;北村政幸;尾本诚一 - 铠侠股份有限公司
- 2022-08-22 - 2023-08-15 - H10B43/30
- 实施方式的半导体存储装置具备：积层体，将由钼(Mo)形成的多个导电层相互分开积层于第1方向；柱状构造，包含在所述积层体内在所述第1方向延伸的半导体层；分隔构造，在所述积层体内在所述第1方向及与所述第1方向交叉的第2方向延伸，将所述积层体在与所述第1及第2方向交叉的第3方向分断；及多个中间层，分别包含设置于所述柱状构造与对应的所述导电层之间的部分，由钼(Mo)及硼(B)的化合物形成。
- 专利分类
