[发明专利]一种高密度极化拓扑畴阵列的构建方法在审
| 申请号： | 201910307724.3 | 申请日： | 2019-04-17 |
| 公开（公告）号： | CN110190186A | 公开（公告）日： | 2019-08-30 |
| 发明（设计）人： | 李忠文;宋光;周雷;范媛媛;高本领 | 申请（专利权）人： | 淮阴工学院 |
| 主分类号： | H01L49/02 | 分类号： | H01L49/02;H01L27/11502;G11C11/22 |
| 代理公司： | 南京苏高专利商标事务所(普通合伙) 32204 | 代理人： | 张华蒙 |
| 地址： | 223100 江苏省淮安市洪泽区东七街三号高*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种高密度极化拓扑畴阵列的构建方法，属于微纳结构技术领域，通过激光脉冲沉积技术生长铁酸铋薄膜，铁酸铋这种材料不含铅，是一种绿色、环境友好型的材料；低氧压的沉积条件保证了缺陷(如氧空位等)的自发存在。压电力显微镜的针尖电场作用可使带电缺陷产生定向移动，影响自发存在的极化拓扑畴结构，从而通过针尖电场构造出尺寸可调节的高密度中心型极化拓扑畴阵列，单个拓扑畴尺寸为几十纳米，这些极化拓扑畴翻转可控、稳定性良好，适用于制备高密度铁电随机存取存储器。本发明使用的制备方法，脉冲激光沉积技术成熟，制备薄膜不需要额外的模板辅助，基于扫描探针显微镜的矢量压电力显微技术操作简单，具备很好的实用性。 | ||
| 搜索关键词： | 拓扑 极化 制备 针尖电场 构建 铁电随机存取存储器 脉冲激光沉积技术 扫描探针显微镜 激光脉冲沉积 压电力显微镜 环境友好型 铁酸铋薄膜 沉积条件 定向移动 技术生长 密度中心 缺陷产生 微纳结构 显微技术 矢量 畴结构 可调节 铁酸铋 氧空位 翻转 带电 低氧 可控 薄膜 成熟 保证 | ||
【主权项】：
1.一种高密度极化拓扑畴阵列的构建方法，其特征在于：包括如下步骤：S1、脉冲激光沉积制备薄膜样品；S2、对薄膜样品采用PFM表征、重构获得自发的极化拓扑畴；S3、对铁电薄膜通过PFM针尖电场写入将面外极化方向在较大面积内翻转；S4、通过PFM针尖脉冲电压写入，在铁电薄膜中构建高密度极化拓扑畴阵列并实现对其调控。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于淮阴工学院，未经淮阴工学院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910307724.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 低铁电极化翻转电压的四方相铁酸铋薄膜及其制备方法-201910439210.3
- 陈德杨;李才文;尹小哲;陈田田;陈超;孙菲;邓雄 - 华南师范大学
- 2019-05-24 - 2019-09-27 - H01L49/02
- 本发明涉及一种低铁电极化翻转电压的四方相铁酸铋薄膜及其制备方法，该制备方法包括以下步骤：S1：在LaAlO3衬底上采用脉冲激光沉淀法制备Ce0.04Ca0.96MnO3底电极；S2：在Ce0.04Ca0.96MnO3底电极上采用脉冲激光沉淀法制备四方相La0.15Bi0.85FeO3薄膜。该制备方法通过La掺杂去降低四方相铁酸铋薄膜的矫顽场从而降低其铁电极化翻转电压，可以在未来实际运用上减少电能的损耗以及减小能耗成本，对于未来BiFeO3薄膜进行低能耗应用具有十分重要的意义。
- 一种高密度极化拓扑畴阵列的构建方法-201910307724.3
- 李忠文;宋光;周雷;范媛媛;高本领 - 淮阴工学院
- 2019-04-17 - 2019-08-30 - H01L49/02
- 本发明公开了一种高密度极化拓扑畴阵列的构建方法，属于微纳结构技术领域，通过激光脉冲沉积技术生长铁酸铋薄膜，铁酸铋这种材料不含铅，是一种绿色、环境友好型的材料；低氧压的沉积条件保证了缺陷(如氧空位等)的自发存在。压电力显微镜的针尖电场作用可使带电缺陷产生定向移动，影响自发存在的极化拓扑畴结构，从而通过针尖电场构造出尺寸可调节的高密度中心型极化拓扑畴阵列，单个拓扑畴尺寸为几十纳米，这些极化拓扑畴翻转可控、稳定性良好，适用于制备高密度铁电随机存取存储器。本发明使用的制备方法，脉冲激光沉积技术成熟，制备薄膜不需要额外的模板辅助，基于扫描探针显微镜的矢量压电力显微技术操作简单，具备很好的实用性。
- 一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法-201910452232.3
- 陆旭兵;王佳丽;王岛 - 肇庆市华师大光电产业研究院
- 2019-05-28 - 2019-08-23 - H01L49/02
- 本发明公开了一种面向铁电存储器应用的ALD制备Hf0.5Zr0.5O2铁电薄膜的方法，包括使用原子层沉积技术，将铪源和锆源分别作为反应前驱体，臭氧或水作为氧源，腔体温度是250~280℃，反应前驱体加热温度是75~80℃，制备铁电薄膜。本发明制备的铁电薄膜，相比于传统工艺得到的钙钛矿结构的铁电薄膜，更易与标准半导体制造工艺兼容，集成性高，薄膜退火温度低，退火速率高，退火时间短，铁电层厚度尺寸小，经过高退火速率热处理工艺所得的薄膜，具有剩余极化强度大、介电常数大、漏电流小的优异性能。本发明制备方法可重复性高，薄膜铁电性均匀，有利于实现铁电薄膜在信息存储、集成电路等领域广泛的应用前景。
- 一种电容器及半导体器件-201822001984.1
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-11-30 - 2019-07-30 - H01L49/02
- 本实用新型提供一种电容器及半导体器件中，所述电容器包括下电极、位于所述下电极上的电容介质层以及位于所述电容介质层上的上电极。相比具有单一第一晶相的电容介质层，本实用新型提供的电容器的电容介质层的材料的晶相结构包括第一晶相及比第一晶相具有更高介电常数的第二晶相，使电容介质层整体介电常数增大，进而提升了电容器的电容量。
- 高压电容器及制造该高压电容器的方法-201811181462.2
- 刘钢;Q-Z·洪 - 德克萨斯仪器股份有限公司
- 2018-10-11 - 2019-07-26 - H01L49/02
- 本申请公开高压电容器及制造该高压电容器的方法。一种设备包括在半导体衬底(402)上方的电容器的第一电极(302)。第一电极(302)平行于与衬底(402)垂直的平面。该设备还包括与第一电极(302)间隔开并平行于该平面的第二电极(304)。第一电极(302)和第二电极(302)各自包括：(1)第一金属层(406、410、414、418、422)中的第一金属段(424)，(2)第二金属层(406、410、414、418、422)中的第二金属段(424)，以及(3)在第一金属层(406、410、414、418、422)与第二金属层(406、410、414、418、422)之间的金属间电介质层(408、412、416、420)中的导电通孔(426)，该导电通孔(426)使第一金属段(424)和第二金属段(424)互连。
- 一种铁电薄膜变容器-201820913109.8
- 夏丰金;李惠;杨佳恒;郭广海 - 青岛科技大学
- 2018-06-13 - 2019-07-26 - H01L49/02
- 本实用新型公开了一种铁电薄膜变容器，利用激光脉冲沉积方法在氧化镁单晶衬底上制备锰钛酸锶钡薄膜，锰钛酸锶钡薄膜和金薄膜组成一个方形，其中方形的四角分布有锰钛酸锶钡薄膜、方形的其中两边由金薄膜形成的弯曲部为直角的曲折形状连通。本实用新型的有益效果是本方法制备的变容器可以提高可调谐滤波器的调谐幅度，同时减小了变容器体积，降低损耗。
- 具有贯穿通孔的薄膜电阻器-201910034769.8
- D·坎德;Q·Z·洪;A·阿里;G·B·希恩 - 德克萨斯仪器股份有限公司
- 2019-01-15 - 2019-07-23 - H01L49/02
- 本申请涉及一种具有贯穿通孔的薄膜电阻器，其中公开了包括薄膜电阻器(TFR)结构的器件。TFR结构是通过一个或多个导电通孔可访问的，所述导电通孔从上金属层垂直延伸以完全穿透位于其下方的TFR层。导电通孔在穿透部位处或其附近耦合到TFR层的一个或多个侧壁。TFR结构可以通过包括以下步骤的方法制造：蚀刻完全穿过TFR层和TFR层上方的介电层的通孔沟槽，并且用耦合到TFR层的侧壁的导体填充通孔沟槽。
- 嵌入式电容结构、存储装置-201920008088.X
- 赵忠强 - 长鑫存储技术有限公司
- 2019-01-03 - 2019-07-16 - H01L49/02
- 本公开提供了一种嵌入式电容结构、存储装置，属于半导体技术领域。该嵌入式电容结构包括第一支承层、第一电极、介电层和第二电极，其中，第一支承层设于一衬底的一侧，且具有第一支承孔；第一电极呈柱状且延伸方向与所述衬底所在平面垂直；所述第一电极具有设于所述衬底表面的第一端和远离所述衬底的第二端，且所述第二端配合地穿设于所述第一支承孔；所述第一电极设有电容槽，且所述电容槽的槽口设于所述第二端；所述第二端的一侧设有开口，且所述开口靠近所述衬底的一端位于所述第一支承层靠近所述衬底的表面与所述衬底之间；介电层，覆盖所述第一电极；第二电极，覆盖所述介电层。该嵌入式电容结构能提高嵌入式电容结构的制备效率和良率。
- 用于集成电路上的薄膜电阻器的等离子体处理-201811609858.2
- 柳凯平;I·M·卡恩 - 德州仪器公司
- 2018-12-27 - 2019-07-12 - H01L49/02
- 本申请案涉及用于集成电路上的薄膜电阻器的等离子体处理。一种制作包含薄膜电阻器TFR的IC(200)的方法在包含半导体表面的衬底(210)上沉积电介质衬里层，所述半导体表面具有形成于其中的多个IC裸片，每一IC裸片包含包括多个互连晶体管的功能电路(212b)。在所述电介质衬里层上沉积包括铬(Cr)的TFR层。用原子氮及原子氢对所述TFR层进行等离子体处理。在所述等离子体处理之后，在所述TFR层上沉积电介质帽盖层。在所述帽盖层上形成图案，且蚀刻所述TFR层以形成包括所述TFR层的至少一个电阻器。
- 电容器及其制造方法-201580025110.6
- 帕维尔·伊万·拉扎列夫 - 柯帕瑟特科学有限责任公司
- 2015-05-12 - 2019-06-14 - H01L49/02
- 本发明一般性地涉及电气工程和电子学。更详细地说，本发明涉及电子电路的无源器件，更详细地说，涉及旨在用于储存能量的电容器及其生产方法。
- 半导体器件电阻器-201821055534.4
- T·戴格尔;A·乔丹;H·亚萨;G·马希尔 - 半导体组件工业公司
- 2018-07-04 - 2019-04-26 - H01L49/02
- 本申请涉及包括通孔和多个金属层的半导体器件电阻器。在一个通常方面，装置可包括第一端子、第二端子以及在所述第一端子与所述第二端子之间延伸的电阻元件。所述电阻元件可包括与第一金属层的第一区段和第二金属层的第一区段接触的第一通孔，并且可包括与所述第二金属层的所述第一区段和所述第一金属层的第二区段接触的第二通孔。所述装置还可包括与所述第一金属层的所述第二区段和所述第二金属层的第三区段接触的第三通孔。
- 薄膜存储器技术的L形电容器-201510770830.7
- 庄学理;吴伟成;张健宏 - 台湾积体电路制造股份有限公司
- 2015-11-12 - 2019-04-23 - H01L49/02
- 本发明涉及一种非平面的FEOL(前道工序)电容器和一种相关的制造方法，该非平面的FEOL电容器包括设置在电极间的电荷捕获介电层。在一些实施例中，非平面的FEOL电容器具有设置在衬底上方的第一电极。电荷捕获介电层在衬底上设置在邻近第一电极的位置处。电荷捕获介电层具有“L”形，具有在第一方向上延伸的横向部分和在第二方向上延伸的垂直部分。第二电极布置在横向部分上，并通过垂直部分与第一电极间隔开。本发明还提供了薄膜存储器技术的L形电容器。
- MIM电容结构及其制作方法-201811502715.1
- 张培健;朱坤峰;张剑乔;王鹏飞;刘建 - 中国电子科技集团公司第二十四研究所
- 2018-12-10 - 2019-04-16 - H01L49/02
- 本发明公开了一种MIM电容结构的制作方法，包括：在衬底片上依次淀积好下极板、介质层以及上极板材质；定义出上极板，然后刻蚀形成上极板；去除光刻胶；在形成上极板的衬底片再次定义出下极板，然后刻蚀形成下极板；去除光刻胶；在形成上、下极板的结构上淀积电容外保护氧化层并进行表面平坦化刻蚀，保证器件表面平整，定义出上、下极极板金属层开孔，形成金属互连结构；去除光刻胶，形成最终MIM电容结构。本发明还提供了一种MIM电容结构。
- 基于MEMS工艺的高Q值三维螺旋结构电感及其制作方法-201811186644.9
- 徐玲;周盛锐;卢基存;杨颖琳;史传进 - 复旦大学
- 2018-10-12 - 2019-04-09 - H01L49/02
- 本发明属于微电子技术领域，具体为基于MEMS工艺的高Q值三维螺旋结构集成电感及其制作方法。本发明的三维螺旋结构集成电感包括硅基体、基层绝缘层、螺旋线圈、螺旋线圈间支撑物；所述基层绝缘层用于隔离电感螺旋线圈与硅基体，螺旋线圈通过线圈间绝缘层中的柱状金属形成电气连接。本发明采用改良的三维垂直集成方案，通过基层绝缘层隔离电感和硅衬底，降低衬底损耗，并通过绝缘材料支撑垂直螺旋结构，在较小的面积内向上垂直集成多层线圈，最终形成损耗低、杂散寄生电容小、具有高Q值、同时与封装工艺兼容、机械稳定的微型集成电感。
- 用于形成电阻的半导体结构-201821238246.2
- 郑玉宁;方绍明 - 深圳元顺微电子技术有限公司;厦门元顺微电子技术有限公司
- 2018-08-01 - 2019-04-05 - H01L49/02
- 一种用于形成电阻的半导体结构。所述用于形成电阻的半导体结构包括位于半导体衬底上的场氧化层，所述场氧化层隔离出第一有源区；位于所述第一有源区宽度第一侧上方的第一掩膜层；位于所述第一有源区宽度第二侧上方的第二掩膜层；所述第一掩膜层和所述第二掩膜层之间的距离等于电阻的宽度。所述用于形成电阻的半导体结构能够提高所形成的电阻的尺寸精度。
- 半导体器件上的混合变压器结构-201380060695.6
- C·S·洛;J-H·兰;M·F·维纶茨;J·金 - 高通股份有限公司
- 2013-11-21 - 2019-04-05 - H01L49/02
- 若干新颖特征涉及一种在具有多个层的半导体管芯内形成的混合变压器。该混合变压器包括置于该管芯的第一层上的第一组绕组(702)。第一层置于该管芯的基板上方。第一组绕组包括第一端口(706)和第二端口(708)。第一组绕组被安排成作为第一电感器来操作。该混合变压器包括置于该管芯的第二层上的第二组绕组(704)。第二层置于该基板上方。第二组绕组包括第三端口(710)、第四端口(712)和第五端口(714)。第二组绕组被安排成作为第二电感器和第三电感器来操作。第一组绕组和第二组绕组被安排成作为垂直耦合混合变压器来操作。
- 电容元件、图像传感器以及电容元件的制造方法-201810800181.4
- 留河优子;小柳贵裕;德原健富 - 松下知识产权经营株式会社
- 2018-07-20 - 2019-03-19 - H01L49/02
- 本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与上述第一电极相对置地配置；以及电介质层，该电介质层位于上述第一电极与上述第二电极之间，并且与上述第一电极和上述第二电极分别接触。上述电介质层的膜厚为10nm以上。上述第一电极含有碳。上述电介质层与上述第一电极接触的界面处的碳的元素比为30原子％以下。
- 电容元件、图像传感器、电容元件的制造方法以及图像传感器的制造方法-201810862104.1
- 德原健富;柴田聪 - 松下知识产权经营株式会社
- 2018-08-01 - 2019-03-19 - H01L49/02
- 本申请的一个方案的电容元件具备：第一电极；第二电极，该第二电极与所述第一电极相对置地配置；以及电介质层，该电介质层位于所述第一电极与所述第二电极之间，并且与所述第一电极和所述第二电极分别接触。所述电介质层含有选自铪的氧化物和锆的氧化物中的至少一种作为主要成分。所述电介质层的膜厚为12nm以上。所述电介质层具有单斜晶系晶体结构。所述电介质层中所包含的氢的浓度为2.5×1021原子/cm3以下。
- 一种多层印刷改善溶液法氧化锆绝缘层性能的方法-201810834034.9
- 宁洪龙;蔡炜;姚日晖;陶瑞强;陈建秋;朱镇南;魏靖林;刘贤哲;周尚雄;彭俊彪 - 华南理工大学
- 2018-07-26 - 2019-01-18 - H01L49/02
- 本发明属于显示器件技术领域，公开了一种多层印刷改善溶液法氧化锆绝缘层性能的方法。将ZrOCl2·8H2O溶于乙二醇单甲醚与乙二醇的混合溶剂中，配置浓度为0.3～0.6mol/L的前驱体溶液；在玻璃基板表面沉积一层图形化的ITO底栅，清洗烘干，得到ITO玻璃衬底；在ITO玻璃衬底上喷墨打印所得前驱体溶液，重复印刷过程2～3次，然后退火处理得到氧化锆绝缘层薄膜，最后通过磁控溅射镀Al电极，得到氧化锆绝缘层薄膜器件。本发明通过简单的重复印刷工艺，不需要改变溶液成分和印刷工艺，便可显著降低印刷氧化锆绝缘薄膜的缺陷和漏电流，对溶液法加工绝缘薄膜有重要意义。
- 封装集成无源件-201810697190.5
- A.阿莱克索夫;K.达马维卡塔;R.A.梅;S.甘 - 英特尔公司
- 2018-06-29 - 2019-01-15 - H01L49/02
- 本申请涉及封装集成无源件。一种半导体器件可以包括衬底的多个层。管芯可以耦合到衬底的所述多个层中的至少一个。可以在衬底的层内一体形成无源电学组件。无源电学组件可以是电阻器或电容器。一个或多个导体可以配置成允许无源电学组件与管芯之间的电学连通。所述一个或多个导体可以在衬底的所述多个层内一体形成。
- 一种半导体器件的制造方法-201810800781.0
- 徐杰;黄冲;李志国;周洋;胡海天 - 上海华虹宏力半导体制造有限公司
- 2018-07-20 - 2019-01-15 - H01L49/02
- 本发明涉及一种半导体器件的制造方法，包括以下步骤：提供一衬底，所述衬底上形成有金属层，所述金属层中具有凹槽；沉积介质层至所述金属层上和所述凹槽中，在所述凹槽处，所述介质层中形成间隙；对所述介质层进行平坦化处理；清洁所述间隙；以及沉积覆盖层至所述介质层上，并覆盖所述间隙。本发明采用air gap工艺实现降低尺寸小于0.25微米的器件的电阻电容延迟造成的影响，通过清洁所述间隙，将流入所述间隙内的研磨液和清洗液去除。去除研磨液和清洗液之后，所述间隙在后续沉积工艺中不会有液体挥发，有助于使覆盖层沉积严实，从而使得所述间隙均匀可控。均匀可控的间隙提高了电容的一致性，从而改善了电阻电容延迟。
- 一种电容器-201821086237.6
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-07-06 - 2019-01-08 - H01L49/02
- 本实用新型提供了一种电容器，包括：基底；电极支撑结构，形成于基底上，电极支撑结构具有多个电容成型孔；下电极层，构成于电容成型孔的侧壁以及底面；电容介质层，形成于下电极层的表面；介质表面修复层，位于电容介质层的表面层，其中，介质表面修复层的表面具有纳米微晶结构；上电极，包括上电极层和上电极填充物，上电极层形成于在下电极层上的介质表面修复层的表面，上电极填充物填充电容成型孔，且上电极层和上电极填充物均覆盖电极支撑结构。改善电容介质层表面性质，降低电容器的漏电流，减少上电极板的阻值，改善电容器可靠性寿命。
- MIM电容器及其制造方法-201810862733.4
- 杨鸣鹤;金子貴昭;黄晓橹 - 德淮半导体有限公司
- 2018-08-01 - 2018-12-18 - H01L49/02
- 一种MIM电容器及其制造方法，所述方法包括：提供半导体衬底，并在所述半导体衬底的表面形成下极板铜金属层；在所述下极板铜金属层的表面形成第一铝金属薄膜；在所述第一铝金属薄膜的表面形成氧化铝介质层；在所述氧化铝介质层的表面形成第二铝金属薄膜；在所述第二铝金属薄膜的表面形成上极板铜金属层。本发明方案可以提高铜金属层的导电性能，有助于提高MIM电容器的品质。
- 用于形成电阻的半导体结构和电阻的形成方法-201810867447.7
- 郑玉宁;方绍明 - 深圳元顺微电子技术有限公司;厦门元顺微电子技术有限公司
- 2018-08-01 - 2018-12-11 - H01L49/02
- 一种用于形成电阻的半导体结构和电阻的形成方法。所述用于形成电阻的半导体结构包括位于半导体衬底上的场氧化层，所述场氧化层隔离出第一有源区；位于所述第一有源区宽度第一侧上方的第一掩膜层；位于所述第一有源区宽度第二侧上方的第二掩膜层；所述第一掩膜层和所述第二掩膜层之间的距离等于电阻的宽度。所述用于形成电阻的半导体结构能够提高所形成的电阻的尺寸精度。
- 集成埋入式柔性电子元器件的制备方法-201810801254.1
- 李能彬 - 李能彬
- 2018-07-21 - 2018-12-07 - H01L49/02
- 本发明公开了一种集成埋入式柔性电子元器件的制备方法，该方法包括：依据柔性电子器件的空间结构参数在柔性基底上蚀刻出所述柔性电子器件。该方法依据不同的柔性电子器件的空间结构参数，按照柔性电子器件的高度由高至低的顺序依次在柔性基底上蚀刻出所述柔性电子器件。从而能够对不同类型的柔性电子器件同批次蚀刻，以及可以实现柔性电子器件集成电路的整体制备，显著提升了柔性电子器件的制备效率，尤其适合制备埋入式柔性电子元器件。
- 用于在电储能器中使用的介电材料-201280067941.6
- T·皮尔克;T·聚纳;M·埃卡特;R·勒尔弗;F·赫南德斯纪廉 - 罗伯特·博世有限公司
- 2012-12-10 - 2018-11-20 - H01L49/02
- 本发明涉及一种用于在电储能器(10)中使用的介电材料，其包括至少两个纳米结构(18，20，22，24)，所述纳米结构分别嵌入电绝缘基质(28)中，该电绝缘基质由具有比纳米结构(18，20，22，24)的材料更大的带隙的材料构成。提出了，与能从外部应用的电场的方向(16)平行地调整载流子在两个纳米结构(18，20，22，24)之间隧穿的、不等于零的概率。
- 硅基射频电容-201820291939.1
- 陈然斌;陈崴;李云峰 - 福建省福芯电子科技有限公司
- 2018-03-02 - 2018-11-09 - H01L49/02
- 一种硅基射频电容，包括硅基衬底，所述硅基衬底内包括空腔，所述空腔的一侧为硅质薄膜，空腔的内壁没有不同衬底结构间键合的缝隙。解决现有硅基射频电容制作成本高、精度要求高，机械强度不足的问题。
- 铁电装置、相互连接件、及其制造方法-201380030277.2
- 胡萨姆·N·阿尔沙里夫;班萨利·昂纳特;穆赫德·阿德南·克翰;穆萨·M·萨利赫;伊哈布·N·奥德 - 沙特基础工业公司
- 2013-06-05 - 2018-10-26 - H01L49/02
- 使用掺杂的导电有机聚合物来形成铁电装置的电极或相互连接件。示例性铁电装置是包括以下各项的铁电电容器：基板(101)；布置于所述基板上的第一电极(106)；布置于所述第一电极上并与其接触的铁电层(112)；以及布置于所述铁电层上并与其接触的第二电极(116)；其中，所述第一电极和第二电极中的至少一个是包含掺杂的导电有机聚合物，例如掺杂DMSO PEDOT‑PSS的有机电极。
- 一种薄膜电阻的制备方法-201810310445.8
- 左青云;康晓旭;李铭 - 上海集成电路研发中心有限公司
- 2018-04-09 - 2018-09-28 - H01L49/02
- 本发明公开了一种薄膜电阻的制备方法，包括如下步骤：S01：提供表面覆盖有绝缘层的衬底；S02：在衬底上沉积并图形化薄膜电阻材料层；S03：在衬底和薄膜电阻材料层上依次淀积金属电极材料层和硬掩膜层；S04：采用干法刻蚀图形化硬掩膜层并停止于所述金属电极材料层，完全去除所述金属电极材料层台阶处以及台阶之间的硬掩膜层；S05：采用还原性气体处理暴露出来的金属电极材料层表面；S06：采用各向同性刻蚀图形化金属电极材料，去除上述暴露出来的金属电极材料层，形成薄膜电阻。本发明提供的一种薄膜电阻的制备方法，可以避免薄膜电阻的过刻蚀和金属电极的刻蚀残留问题，提高薄膜电阻的精度和可靠性。
- 硅基射频电容及其制备方法-201810173530.4
- 陈然斌;陈崴;李云峰 - 福建省福芯电子科技有限公司
- 2018-03-02 - 2018-08-28 - H01L49/02
- 一种硅基射频电容及其制备方法，其中硅基射频电容包括硅基衬底，所述硅基衬底内包括空腔，所述空腔的一侧为硅质薄膜，空腔的内壁没有不同衬底结构间键合的缝隙。解决现有硅基射频电容制作成本高、精度要求高，机械强度不足的问题。
- 专利分类
