[实用新型]IO输入过压处理电路、IO电路以及芯片有效
| 申请号： | 201821398878.5 | 申请日： | 2018-08-27 |
| 公开（公告）号： | CN208862814U | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 芦文;李健勋;张敏 | 申请（专利权）人： | 珠海市中科蓝讯科技有限公司 |
| 主分类号： | H03K19/007 | 分类号： | H03K19/007 |
| 代理公司： | 北京超凡志成知识产权代理事务所(普通合伙) 11371 | 代理人： | 王文红 |
| 地址： | 519000 广东省珠海市横琴新*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型提供一种IO输入过压处理电路、IO电路以及芯片，IO输入过压处理电路位于IO电路的输入引脚以及输入电路之间，包括第一场效应管、第二场效应管、第三场效应管以及电压选择电路，第一场效应管的漏极分别连接IO电路的输入电路以及第二场效应管的源极，第一场效应管的栅极以及第二场效应管的栅极连接芯片的内部逻辑电路，第一场效应管的源极分别连接第二场效应管的漏极以及第三场效应管的源极，第三场效应管的栅极连接电压选择电路的输出端，第三场效应管的漏极连接芯片的输入引脚。本实用新型提供的电路能够对IO电路中输入电路进行保护，在输入引脚输入高压信号时，将输入电路与外部高压信号隔离，从而保护输入电路不会过压。 | ||
| 搜索关键词： | 场效应管 输入电路 处理电路 输入过压 输入引脚 漏极 源极 电压选择电路 本实用新型 栅极连接 芯片 内部逻辑电路 高压信号 连接芯片 输入高压 输出端 电路 隔离 外部 | ||
【主权项】：
1.一种IO输入过压处理电路，其特征在于，位于IO电路的输入引脚以及IO电路的输入电路之间，所述IO电路用于为芯片提供输入输出，所述芯片包括第一供电电源以及第二供电电源，所述第一供电电源为芯片的主电源，所述第二供电电源为芯片的副电源，所述第二供电电源电平低于所述第一供电电源电平；所述IO输入过压处理电路包括第一场效应管、第二场效应管、第三场效应管以及电压选择电路，所述第一场效应管的漏极分别连接IO电路的输入电路以及所述第二场效应管的源极，所述第一场效应管的栅极以及所述第二场效应管的栅极连接所述芯片的内部逻辑电路，所述第一场效应管的源极分别连接所述第二场效应管的漏极以及所述第三场效应管的源极，所述第三场效应管的栅极连接所述电压选择电路的输出端，所述第三场效应管的漏极连接芯片的输入引脚；在所述输入引脚的电平高于正常工作电平值，芯片的内部逻辑电路不输出使能信号，所述电压选择电路的输出端输出第二供电电源电平；在所述IO电路正常工作时，所述内部逻辑电路输出使能信号，所述电压选择电路输出第一供电电源电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于珠海市中科蓝讯科技有限公司，未经珠海市中科蓝讯科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821398878.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种X光拍片机过载保护电路-201821813266.8
- 高立;张立良;惠勇 - 深圳市软讯通电子有限公司
- 2018-11-06 - 2019-08-16 - H03K19/007
- 本实用新型提供一种X光拍片机过载保护电路，包括光耦合芯片PC1，光耦合芯片PC1的1号引脚通过电阻R1与电源端子VCC相连接，T1反馈信号通过导线与光耦合芯片PC1的2号引脚相连接，二极管D1的阴极与光耦合芯片PC1的1号引脚相连接，二极管D1的阳极与光耦合芯片PC1的2号引脚相连接，光耦合芯片PC1的3号引脚接地，光耦合芯片PC1的4号引脚第一支路通过电阻R2与电源端子VCC相连接，第二支路通过电阻R4与反相器芯片U1A的1号引脚相连接，反相器芯片U1A的2号引脚通过导线与两输入与非门芯片U3A的1号引脚相连接，两输入与非门芯片U3A的2号引脚通过导线与反相器芯片U1B的4号引脚相连接，实现了同时对三路反馈信号进行处理的功能。
- 具有多个扇区的可编程电路-201910114903.5
- D·豪;S·R·阿特萨特;M·D·赫顿;H·H·施密特 - 阿尔特拉公司
- 2015-08-14 - 2019-08-02 - H03K19/007
- 本公开的各个实施例涉及具有多个扇区的可编程电路。本发明公开了涉及可编程电路的系统和方法。该可编程电路包括多个扇区。每个扇区包括可配置功能块、可配置路由接线、用于存储针对可配置功能块和可配置路由接线的配置的配置位、以及用于与配置位进行接口以配置扇区的局部控制电路系统。该可编程电路可以包括用于与局部控制电路系统进行接口以配置扇区的全局控制电路系统。每个扇区是独立地可操作的并且/或者与其他扇区并行地可操作的。操作该可编程电路可以包括：使用局部控制电路系统来与配置位进行接口并且配置扇区。另外，操作该可编程电路可以包括：使用全局控制电路系统来与相应的局部控制电路系统进行接口并且配置扇区。
- IO输入过压处理电路、IO电路以及芯片-201821398878.5
- 芦文;李健勋;张敏 - 珠海市中科蓝讯科技有限公司
- 2018-08-27 - 2019-05-14 - H03K19/007
- 本实用新型提供一种IO输入过压处理电路、IO电路以及芯片，IO输入过压处理电路位于IO电路的输入引脚以及输入电路之间，包括第一场效应管、第二场效应管、第三场效应管以及电压选择电路，第一场效应管的漏极分别连接IO电路的输入电路以及第二场效应管的源极，第一场效应管的栅极以及第二场效应管的栅极连接芯片的内部逻辑电路，第一场效应管的源极分别连接第二场效应管的漏极以及第三场效应管的源极，第三场效应管的栅极连接电压选择电路的输出端，第三场效应管的漏极连接芯片的输入引脚。本实用新型提供的电路能够对IO电路中输入电路进行保护，在输入引脚输入高压信号时，将输入电路与外部高压信号隔离，从而保护输入电路不会过压。
- 半导体器件-201821459265.8
- 林祐贤;杨正杰;姚秀艳 - 长鑫存储技术有限公司
- 2018-09-06 - 2019-04-19 - H03K19/007
- 本公开的实施例提出一种半导体器件，属于半导体技术领域。该半导体器件包括：多个主互连元件，配置为提供多条信号传输通道；冗余互连元件；以及逻辑控制电路，配置为若所述多个主互连元件中的任意两个或者以上主互连元件发生故障，则通过所述冗余互连元件提供信号传输通道以替换发生故障的主互连元件提供的两条或者以上信号传输通道。
- 一种打火模块-201820917618.8
- 任志广 - 张家口市杰星电子科技有限公司
- 2018-06-13 - 2019-01-01 - H03K19/007
- 本实用新型提供一种打火模块，该打火模块包括与非门芯片、第一电阻R1、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第一二极管D1、第二二极管D2和三极管Q；该打火模块能够切断高压包的输入电，提高高压包的使用寿命，保证其能够长时间安全地工作。
- 带自愈功能的二极管电路-201710955072.5
- 袁泉;周永祥 - 上海剑桥科技股份有限公司;浙江剑桥电子科技有限公司
- 2017-10-13 - 2018-02-23 - H03K19/007
- 本发明提供了一种带自愈功能的二极管电路，包括第一二极管与第二二极管，所述第一二极管与第二二极管的输出端相连；开关电路连接在电源与所述第一二极管与第二二极管的输入端之间；采样比较电路包括两个输入端与一个输出端，所述采样比较电路的两个输入端分别连接所述第一二极管与第二二极管的输入端，所述采样比较电路的输出端连接所述开关电路。本发明成本低廉，能够识别二极管是否损坏，并将损坏二极管从电路回路中剔除，用备用二极管加入电路回路，从而提高产品的使用寿命。
- 一种短路预检电路-201720216334.1
- 朱向超 - 湖南湘能讯杰科技发展有限公司
- 2017-03-07 - 2017-10-24 - H03K19/007
- 本实用新型涉及开关电路领域，尤其一种短路预检电路，第一三极管的基极连接第一变压器的第二接线端，第一三极管的集电极连接变压器的第四接线端，第一三极管的发射极通过第三电阻连接第二电阻的一端，第一变压器的第一接线端分别连接第二电阻的另一端和滑动电阻的一端，滑动电阻的另一端通连接第一变压器的第三接线端，第一变压器的第三接线端与第一变压器的第四接线端之间连接有第一电容。本实用新型有益效果本实用新型设置有第一变压器、第二变压器、第三变压器、第一三极管、第二三极管和第三三极管，多个变压器可以多级逐渐进行降压或升压，多个三极管可以对信号进行逐渐放大处理，可以提高预检效果。
- 用于提供用户启动的闩锁以销毁SRAM数据的系统和方法-201280030643.X
- D·A·瑞斯;B·B·佩德森 - 阿尔特拉公司
- 2012-04-10 - 2014-03-05 - H03K19/007
- 本发明提供用于销毁或者擦除位于集成电路器件中的电路装置元件、数据或者二者（诸如晶体管、易失性密钥或者熔断器块）的系统和方法。可以响应于用户命令、篡改事件或者二者提供启动信号以在电路装置元件中引起闩锁。作为闩锁效应的结果，可以销毁或者擦除电路装置元件、数据或者二者。
- 用于检测和减轻可编程逻辑器件篡改的系统和方法-201280020701.0
- B·B·佩德森 - 阿尔特拉公司
- 2012-04-13 - 2014-01-08 - H03K19/007
- 本发明公开了用于防止可编程集成电路器件的篡改的系统和方法。通常，诸如FPGA的可编程器件具有两个操作阶段：配置阶段和用户模式阶段。为了防止可编程器件的篡改和/或逆向工程，一旦推测篡改，在任一操作阶段期间可以采用各种防篡改技术来中止该器件和/或擦去该器件上存储的敏感信息。一种类型的篡改涉及用许多错误的配置尝试轰击该器件，以便将加密数据解密。通过利用坏位和粘滞差错计数器，该器件能够掌握已经发生的失败的配置尝试的数目，并且当推测到篡改时，尽管该器件仍旧处于操作的配置阶段中，仍可以启动防篡改操作。
- 一种集成电路的滤波电路以及集成电路-201310199767.7
- 高存旗;刘杰;张华群 - 上海奔赛电子科技发展有限公司
- 2013-05-27 - 2013-09-25 - H03K19/007
- 本发明提供了一种集成电路的滤波电路，包括：低电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的下降沿延时后输出；第一滤波单元，与所述低电平延时单元连接，用于滤除脉冲宽度小于所述低电平延时单元延时时间的负脉冲；高电平延时单元，其输入端接收输入信号，用于将接收到的输入信号的上升沿延时后输出；第二滤波单元，与所述高电平延时单元连接，用于滤除脉冲宽度小于所述高电平延时单元延时时间的正脉冲；RS触发器，所述RS触发器的R输入端与所述第二滤波单元的输出端连接，所述RS触发器的S输入端与所述第一滤波单元的输出端连接；本发明提供的集成电路的滤波电路能滤去脉宽较小的脉冲；本发明还提出了一种集成电路。
- 半导体集成电路和使用它的光传感器设备-201210406277.5
- 野田和夫;井上高广 - 夏普株式会社
- 2012-10-23 - 2013-06-05 - H03K19/007
- 本发明的半导体集成电路，在元件阵列(14)中设置电阻阵列，将特性值分布的平均值与由元件阵列(14)获得的合成电阻值的中心值关联，用十进制数以‘15’～‘8’的降序设定调整信息生成电路(12)中与大于上述中心值的合成电阻值对应的调整信息的排列，用十进制数‘0’～‘7’以升序设定与上述中心值以下的合成电阻值对应的调整信息的排列。变换电路(13)变换来自调整信息生成电路(12)的调整信息，生成为了从元件阵列(14)的电阻阵列中获得各合成电阻值而选择截止的电阻的元件选择信息。由此，大幅度地削减在生成上述分布中的‘平均值±2σ’的范围内关联的调整信息的情况下的熔丝熔断根数。
- 防止MOSFET对管的驱动保护电路-201210135800.5
- 程英伟;李兴全;申彩英;伏思燕;李博 - 锦州海伯伦汽车电子有限公司
- 2012-05-04 - 2012-09-19 - H03K19/007
- 一种适用于电动汽车电机控制器中MOSFET三相全桥的防止MOSFET对管的驱动保护电路，包括两路光电隔离器，其特殊之处是：在两路光电隔离器的输入端通过光电隔离器输入限流电阻分别接有逻辑门电路，在光电隔离器输出端和其电源端之间接有光电隔离器输出上拉电阻，在光电隔离器输出端还接有非门电路Ⅱ，逻辑门电路输入端、非门电路Ⅱ输出端分别为驱动信号输入端和驱动信号输出端，光电隔离器输入信号“0”时非门电路Ⅱ输出信号为“0”，该驱动保护电路结构简单、性能可靠、成本低，可防止MOSFET三相全桥驱动电路中上下桥同时导通、保护MOSFET不被损坏。
- 用于高压集成电路的dV/dt防止电路-201110161070.1
- 冯宇翔;黄祥钧;程德凯;潘志坚;华庆;陈超 - 广东美的电器股份有限公司
- 2011-06-15 - 2012-03-14 - H03K19/007
- 一种用于高压集成电路的dV/dt防止电路，高压集成电路300包括脉冲发生电路302、高压DMOS管303、高压DMOS管304、下桥臂控制电路307和高压区308，dV/dt防止电路309位于高压区308内，信号输入301通过高压集成电路300的输入端IN分别进入脉冲发生电路302和下桥臂控制电路307，脉冲发生电路302的第一输出端A连接高压DMOS管303的栅极。本发明中的dV/dt无论为何值时，无需元器件参数及版图布局高度一致就能保证高压区输出正常电位，从而有效抑制高压集成电路因dV/dt所产生的误动作，扩大了高压集成电路的应用范围、提高了高压集成电路的可靠性。
- 一种CMOS集成电路抗辐照加固电路-200910244519.3
- 毕津顺;海潮和;韩郑生;罗家俊 - 中国科学院微电子研究所
- 2009-12-30 - 2011-07-06 - H03K19/007
- 本发明公开了一种CMOS集成电路抗辐照加固电路，该电路包括一个容易发生单粒子翻转的逻辑门电路(100)和一个冗余逻辑门电路(101)，逻辑门电路(100)和冗余逻辑门电路(101)共用一个输入端，逻辑门电路(100)的输出端与冗余逻辑门电路(101)的输出端之间连接有两个并联连接的场效应晶体管，一个为n型沟道场效应晶体管(102)，一个为p型沟道场效应晶体管(103)。利用本发明，对CMOS集成电路中敏感的逻辑门电路进行抗辐照加固，在集成电路面积和速度之间折中，明显提高了CMOS集成电路抗单粒子翻转的水平。
- 防止闩锁的电路-200910199244.6
- 单毅;唐成琼 - 上海宏力半导体制造有限公司
- 2009-11-18 - 2011-05-18 - H03K19/007
- 一种防止闩锁的电路，包括：电流镜、第一电阻、第一反相器和开关晶体管，其中，所述电流镜，输入工作电源和接地电源之间的电流，输出镜像电流；所述第一电阻连接在电源和所述电流镜的输出端之间；所述第一反相器的输入端连接所述电流镜的输出端；所述开关晶体管连接在电源和核心电路之间，其栅极连接第一反相器的输出端，源极和漏极分别连接电源和核心电路。所述防止闩锁的电路可以防止CMOS集成电路受到闩锁效应的影响而损坏。
- 集成电路系统中的不同电压电平要求间的接口-201010000756.8
- 潘卡吉·库马尔;普拉姆德·E·帕拉梅斯沃兰;梅卡什沃·克桑德拉曼;维尼·德什潘德;约翰·克瑞兹 - LSI公司
- 2010-01-18 - 2011-05-11 - H03K19/007
- 集成电路系统中的不同电压电平要求间的接口。一种方法包括从电源电压可控地产生第一偏压以在IO接收器的工作电压的上容限值内，以及从通过IO垫提供的外部电压可控地产生第二偏压以在IO接收器的工作电压的上容限值内。该方法还包括在正常条件和容限条件期间从第一偏压得到输出电压，以及在保险条件期间从第二偏压得到输出电压。容限条件是通过IO垫提供的外部电压在零至高于电源电压的值之间变化的操作模式，并且保险条件是电源电压为零的操作模式。
- 防止闩锁的电路和方法-200910198493.3
- 单毅 - 上海宏力半导体制造有限公司
- 2009-11-05 - 2011-05-11 - H03K19/007
- 一种防止闩锁的电路和方法，所述防止闩锁的电路包括：电压检测单元，检测核心电路的电压；开关单元，由所述电压检测单元控制，在所述电压检测单元检测到的电压低于核心电路正常工作的最低电压且高于预定电压时，关闭电源至核心电路的通路。所述防止闩锁的电路和方法可以防止CMOS集成电路受到闩锁效应的影响而损坏。
- 防止闩锁的电路和方法-200910198362.5
- 单毅 - 上海宏力半导体制造有限公司
- 2009-11-05 - 2011-05-11 - H03K19/007
- 一种防止闩锁的电路和方法，所述防止闩锁的电路包括：电流检测单元，检测第一电源和第二电源之间的电流；开关单元，由所述电流检测单元控制，在所述电流检测单元检测到的电流超过预定电流时，关闭所述第一电源和/或第二电源至核心电路的通路。所述防止闩锁的电路和方法可以防止CMOS集成电路受到闩锁效应的影响而损坏。
- 半导体装置和检测半导体装置的特性退化的方法-201010295658.1
- 深海郁夫 - 瑞萨电子株式会社
- 2010-09-21 - 2011-04-27 - H03K19/007
- 本发明涉及半导体装置和检测半导体装置的特性退化的方法。半导体装置(IPD)包括：设定值存储单元，该设定值存储单元存储基于半导体装置的初始特性值确定的设定值；和检测器，该检测器基于规定时刻的半导体装置的特性值和存储在设定值存储单元中的设定值来检测半导体装置的特性退化。此外，检测半导体装置(IPD)的特性退化的方法包括：存储基于半导体装置的初始特性值确定的设定值；并且基于规定时刻的半导体装置的特性值和存储的设定值来检测半导体装置的特性退化。
- 预充电的逻辑中的错误检测-201010149514.5
- D·M·布尔;S·达斯;D·T·布劳夫 - ARM有限公司;密执安大学评议会
- 2010-03-16 - 2010-12-22 - H03K19/007
- 本发明涉及预充电的逻辑中的错误检测。集成电路2被提供有多米诺骨牌逻辑，该多米诺骨牌逻辑包括推测节点22和检验器节点24。预充电电路36预充电所述推测节点和所述检验器节点两者。逻辑电路26根据输入信号值为所述推测节点和所述检验器节点提供放电路径。评估控制线路28、30首先将所述推测节点耦合到所述逻辑电路并且接着在此之后将所述检验器节点耦合到所述逻辑电路以便如果到所述逻辑电路26的输入信号具有适当的值则这些节点可以被放电。当所述推测节点和所述检验器节点不是两者都被放电或者两者都未被放电这两种情况之一时，错误检测电路32检测错误。
- 多路功率MOSFET驱动输出短路保护电路-200920190466.7
- 陈小强 - 杭州科强智能控制系统有限公司
- 2009-07-29 - 2010-07-07 - H03K19/007
- 一种多路功率MOSFET驱动输出短路保护电路，由电源电压检测电路、带复位输入脚的寄存器锁存驱动电路、功率MOSFET输出电路组成，通过对负载总电源电压的监测，检出功率MOSFET的驱动输出负载短路所引起的电源电压下降，检出的负载短路信号连接至寄存器复位脚，快速复位寄存器来关闭所有功率MOSFET的输出，实现多路功率MOSFET驱动输出短路保护。本实用新型的有益效果是，可以可靠的保护多路功率MOSFET，免遭负载短路而损坏，并具有电路简单、成本低、保护可靠的特点。
- 能耐受跳回的集成电路-200910246270.X
- 吴先良 - 爱特梅尔公司
- 2009-12-11 - 2010-06-23 - H03K19/007
- 本发明涉及能耐受跳回的集成电路，其中提供一种用于防止MOS集成电路的NMOS晶体管中的跳回电流的方法和电路。实例性实施例可包括防止电路中的跳回电流，所述电路包括具有相关联的寄生双极晶体管的第一NMOS晶体管。第二NMOS晶体管可与所述第一NMOS晶体管串联连接。所述第二NMOS晶体管的栅极节点可耦合到偏压节点，使得所述第二NMOS晶体管处于传导(接通)状态。耦合到所述第一NMOS晶体管的源极节点的辅助电路可经配置以在所述第一NMOS晶体管处于不传导状态(关断)时在所述第一NMOS晶体管的所述源极节点处提供偏压电位。
- 半导体集成电路-200810168140.4
- 土屋裕利;八重沢真二;桥本祐也;中森彻;岸井达也 - 雅马哈株式会社
- 2008-09-28 - 2009-04-08 - H03K19/007
- 在取得多个半导体集成电路输出的错误检测信号的线“或”而作为断电指令信号向各半导体集成电路供给的情况下，能够使各半导体集成电路稳定地进入断电状态。在断电控制电路(14)与错误检测电路(11)之间插入延迟电路(15)，在断电指令信号PDN低于变换器(13)的阈值之后，错误检测信号ERN也持续进行从非有效电平向有效电平方向的变化，上述断电控制电路(14)在来自外部的断电指令信号PDN低于变换器(13)的阈值时，将断电控制信号设为有效电平，上述错误检测电路(11)根据错误的检测将N沟道场效应晶体管(12)设为导通状态，从而将错误检测信号ERN成为有效电平。
- 专利分类
