[发明专利]半导体结构、测试系统、测试方法及半导体结构的制作方法在审
| 申请号： | 201811373005.3 | 申请日： | 2018-11-19 |
| 公开（公告）号： | CN109449098A | 公开（公告）日： | 2019-03-08 |
| 发明（设计）人： | 周源;张小麟;张志文;李静怡;王超;朱林迪;裴紫薇 | 申请（专利权）人： | 北京燕东微电子科技有限公司 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 100176 北京市大兴区北京*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请公开了一种半导体结构、测试系统、测试方法及半导体结构的制作方法。该半导体结构包括：衬底；位于所述衬底内的多个沟槽；介质层，形成于每个所述沟槽的暴露表面；以及多晶硅，填充在每个所述沟槽内部，其中，所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽，填充在所述第二沟槽内部的多晶硅形成所述半导体器件的栅极，每个所述第一沟槽具有闭环侧壁，位于所述第一沟槽内的多晶硅形成具有闭环边界且与所述衬底隔离的所述测试岛。该半导体结构在形成半导体器件的同时形成测试岛，在测试岛中包括具有闭环边界的多晶硅，便于对半导体器件的栅极电阻等关键参数进行更为准确的表征，从而提高产品的良率和可靠性。 | ||
| 搜索关键词： | 半导体结构 多晶硅 闭环 半导体器件 测试 衬底 测试系统 填充 暴露表面 关键参数 栅极电阻 介质层 侧壁 良率 制作 隔离 申请 | ||
【主权项】：
1.一种半导体结构，其特征在于，用于形成至少一个半导体器件和至少一个测试岛，其特征在于，所述半导体结构包括：衬底；位于所述衬底内的多个沟槽；介质层，形成于每个所述沟槽的暴露表面；以及多晶硅，填充在每个所述沟槽内部，其中，所述多个沟槽包括至少一个第一沟槽和至少一个第二沟槽，填充在所述第二沟槽内部的多晶硅形成所述半导体器件的栅极，每个所述第一沟槽具有闭环侧壁，位于所述第一沟槽内的多晶硅形成具有闭环边界且与所述衬底隔离的所述测试岛。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京燕东微电子科技有限公司，未经北京燕东微电子科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811373005.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种晶圆检测方法
- 下一篇：一种太阳能电池生产用硅片检测装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
