[发明专利]侧壁阻挡结构及制造方法无效
| 申请号： | 200310117008.8 | 申请日： | 2003-11-27 |
| 公开（公告）号： | CN1510725A | 公开（公告）日： | 2004-07-07 |
| 发明（设计）人： | S·格恩哈特;J·利安;A·希利格尔;R·布鲁赫豪斯;U·韦尔豪森;N·内格尔 | 申请（专利权）人： | 英飞凌技术股份有限公司 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205;H01L21/31;H01L21/28;H01L21/768 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 程伟 |
| 地址： | 联邦德*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明包括具有穿过CP接触的多晶硅塞的晶片。由相对重掺杂多晶硅层和相对轻掺杂多晶硅层形成多晶硅塞。相对轻掺杂多晶硅层穿过相对重掺杂多晶硅层以超出相对重掺杂多晶硅层向晶片表面延伸。为了减小在多晶硅塞的表面氧化，阻挡层覆盖相对轻掺杂多晶硅层的顶部和侧壁。通过在CP接触中沉积相对重掺杂多晶硅层、沉积相对轻掺杂多晶硅层穿过相对重掺杂多晶硅层和沉积阻挡层覆盖相对轻掺杂多晶硅层的顶部和侧壁来制造晶片以减小在多晶硅塞表面的氧化。 | ||
| 搜索关键词： | 侧壁 阻挡 结构 制造 方法 | ||
【主权项】：
1.一种晶片，包括：具有穿过它的导电填料的接触；形成导电填料一部分的相对重掺杂导电层；形成导电填料另一部分的具有顶部和侧壁的相对轻掺杂导电层，相对轻掺杂导电层穿过相对重掺杂导电层以超出相对重掺杂导电层向晶片表面延伸；和为了减小在导电填料表面的氧化，覆盖相对轻掺杂导电层的顶部和侧壁的阻挡层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英飞凌技术股份有限公司，未经英飞凌技术股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200310117008.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 金属硅化物的形成方法-202310809053.7
- 高玉岐;刘峰松;吴茜 - 上海积塔半导体有限公司
- 2023-07-03 - 2023-10-27 - H01L21/3205
- 本申请提供了一种金属硅化物的形成方法。所述方法包括如下步骤：提供一硅衬底，所述硅衬底表面具有金属层；对所述硅衬底进行第一次快速热退火，使得所述金属层与所述硅衬底反应形成金属硅化物层；去除所述硅衬底表面未反应的金属；对所述硅衬底在含氧气氛中进行第二次快速热退火，使得所述金属硅化物层发生相变。上述技术方案将所述衬底放置于含氧气氛中进行第二次热退火，含氧气氛中的氧会与金属硅化物反应生成氧化物覆盖于发生相变的金属硅化物层的表面，避免了快速热退火中金属硅化物表面的离子沾污，通过降低金属硅化物表面的离子沾污，解决了如何改善肖特基二极管的漏电电流的问题。
- 电子部件-202180089345.7
- 田中文悟;西尾和真 - 罗姆股份有限公司
- 2021-11-29 - 2023-09-19 - H01L21/3205
- 电子部件包含：芯片，其具有主面；绝缘层，其以超过2200nm的厚度层叠在所述主面上，并具有所述芯片侧的第一端和所述芯片的相反侧的第二端；电阻膜，其以不位于如下厚度范围的方式配置在所述绝缘层内，并包含由金属元素和非金属元素构成的合金晶体，所述厚度范围是以所述第一端为基准小于2200nm的厚度范围。
- 半导体装置、制造半导体装置的方法和固态摄像元件-201780075272.X
- 重岁卓志 - 索尼半导体解决方案公司
- 2017-11-13 - 2023-09-15 - H01L21/3205
- 为了抑制由于充电损伤导致的晶体管特性的变化，以减少为避免充电损伤所需的设计限制，并提高增加半导体集成度的设计的自由度。半导体装置包括：垂直电极，其形成在垂直孔中，所述垂直孔从开口部分沿基座的厚度方向向待连接部分延伸，且具有阻挡金属膜和导电材料从靠近暴露于垂直孔的绝缘膜的一侧依次堆叠的结构；以及低电阻膜，其被设置为位于除了待连接部分附近之外的阻挡金属膜与第一绝缘膜之间，且具有比绝缘膜的电阻值低的电阻值。
- 改善在氧化硅上的超薄非晶硅膜的连续性的预处理方法-201880036516.8
- 程睿;Y·杨;陈一宏;K·嘉纳基拉曼;A·B·玛里克 - 应用材料公司
- 2018-05-24 - 2023-09-01 - H01L21/3205
- 在一个实现方式中，提供了一种在处理腔室中的衬底上形成非晶硅层的方法。所述方法包括在衬底上沉积预定厚度的牺牲介电层。所述方法还包括通过去除所述牺牲介电层的部分以暴露所述衬底的上表面来在所述衬底上形成图案化特征。所述方法还包括对所述图案化特征执行等离子体处理。所述方法还包括在所述图案化特征和所述衬底的所述暴露上表面上沉积非晶硅层。所述方法还包括使用各向异性蚀刻工艺从所述图案化特征的上表面和所述衬底的所述上表面选择性去除所述非晶硅层，以提供填充在由所述非晶硅层形成的侧壁间隔件内的所述图案化特征。
- 固态摄像装置及其制造方法-202180085150.5
- 山元纯平 - 索尼半导体解决方案公司
- 2021-12-06 - 2023-08-29 - H01L21/3205
- [问题]提供一种能够在像素分离槽中适当地形成像素分离部的固态摄像装置以及该固态摄像装置的制造方法。[方案]该固态摄像装置包括：第一基板；多个光电转换部，其设置在所述第一基板中；和像素分离部，其设置在所述第一基板中的所述光电转换部之间，所述像素分离部设置在作为{100}面的所述第一基板的侧表面上。
- 固态成像设备、其制造方法，及电子设备-202180086505.2
- 丸山俊介 - 索尼半导体解决方案公司
- 2021-11-12 - 2023-08-29 - H01L21/3205
- 灵敏度得到改善。一种固态成像设备包括：第一半导体层，第一半导体层包含第一光电转换元件和电荷保持区域，第一光电转换元件对从第二表面侧入射的光进行光电转换，并且电荷保持区域保持被第一光电转换元件光电转换的信号电荷；第二半导体层，第二半导体层隔着第一绝缘层部署在第一半导体层的第一表面侧，并且包括对从第一半导体层的第二表面侧入射的光进行光电转换的第二光电转换元件；电路基板单元，电路基板单元隔着第二绝缘层部署在第二半导体层的与第一绝缘层的一侧相对的一侧，并且包括读出由第一光电转换元件光电转换的信号电荷的读出电路；元件侧第一金属焊盘，元件侧第一金属焊盘设置在第二绝缘层的与第二半导体层的一侧相对的一侧；电路侧第一金属焊盘，电路侧第一金属焊盘设置在电路基板单元上并且电连接到读出电路且接合到元件侧第一金属焊盘；以及第一接触电极，第一接触电极穿透第一绝缘层和第二绝缘层并且将电荷保持区域和元件侧第一金属焊盘电连接。
- 半导体装置-201880005672.8
- 岩水守生 - 富士电机株式会社
- 2018-06-01 - 2023-08-29 - H01L21/3205
- 分散接合有导线的导电膜的应力，而防止导电膜剥离。提供一种半导体装置，该半导体装置具备：半导体基板；第一导电膜，在半导体基板的上方，以隔着未设置有第一导电膜的非形成区的方式至少设置于非形成区的两侧；层间绝缘膜，包括设置于非形成区的第一部分、在隔着非形成区的两侧设置于第一导电膜的上方的第二部分、以及将第一部分与第二部分连结的阶梯部；第二导电膜，设置于层间绝缘膜的上方；多个贯通端子部，贯通层间绝缘膜的第二部分而将第一导电膜与第二导电膜电连结；以及导线，在层间绝缘膜的第一部分的上方，与第二导电膜接合，多个贯通端子部至少包括一个以上的第一贯通端子部和一个以上的第二贯通端子部，一个以上的第一贯通端子部与一个以上的第二贯通端子部设置于隔着导线的接合部而彼此对置的位置。
- 半导体器件、制造方法、摄像元件和电子设备-201880019844.7
- 津川英信 - 索尼半导体解决方案公司
- 2018-04-13 - 2023-08-15 - H01L21/3205
- 本发明涉及可以减少堆叠有两个以上半导体基板的堆叠结构的制造步骤的数量的半导体器件、制造方法、摄像元件和电子设备。半导体器件具有至少第一半导体基板和第二半导体基板堆叠的堆叠结构，在第一半导体基板中，第一布线层堆叠在第一半导体层上，在第二半导体基板中，第二布线层堆叠在第二半导体层上。第一半导体基板和第二半导体基板电气连接且至少穿过第一半导体层的贯通孔形成在嵌入式氧化膜内部，该嵌入式氧化膜是在执行形成于第一半导体层中的半导体元件的元件隔离时形成的。本技术能够应用于例如堆叠式半导体器件。
- 用于高纵横比的基本垂直的深硅沟槽的硅外延-201710913013.1
- T·托梅娜瑞;S·铃木;S·斯瑞达;C·B·可音可;S·J·莫洛伊;H·卡瓦哈勒 - 德克萨斯仪器股份有限公司
- 2017-09-30 - 2023-08-15 - H01L21/3205
- 本申请涉及用于高纵横比的基本垂直的深硅沟槽的硅外延。本申请公开了一种形成半导体器件的方法(600C)，其包括：在掺杂有具有第一导电类型的第一掺杂剂的半导体区域中蚀刻(605)高纵横比的基本垂直的沟槽，并且在高纵横比的基本垂直的沟槽的内表面上执行(610)用于沉积掺杂有第二掺杂剂的硅的第一循环，第一循环包括交替地以第一恒定压力沉积硅并且以从第一值斜升至第二值的蚀刻压力蚀刻沉积的硅，第二掺杂剂具有与第一导电类型相反的第二导电类型。
- 半导体装置及其制造方法-202080107905.2
- 冈崎拓行 - 三菱电机株式会社
- 2020-12-22 - 2023-08-08 - H01L21/3205
- 半导体基板(1)具有相互对置的表面以及背面、和从背面贯通至表面的贯通孔(9)。金属膜(10)以包围贯通孔(9)的方式呈环状地形成于表面。表面电极(6)具有覆盖贯通孔(9)以及金属膜(10)的布线电极(11、12)，且在金属膜(10)的外侧与表面接合。背面电极(15)形成于背面以及贯通孔(9)，且与布线电极(11、12)连接。金属膜(10)的离子化倾向比布线电极(11、12)低且功函数比布线电极(11、12)高。
- 半导体装置以及半导体装置的制造方法-201880072262.5
- 柳本辰则;佐藤香织;菊池正雄 - 三菱电机株式会社
- 2018-11-21 - 2023-07-07 - H01L21/3205
- 本发明涉及半导体装置，具备：第1主电极及第2主电极，分别配设于半导体基板的第1主面上及第2主面上；保护膜，配设于所述第1主电极的端缘部上；以及第1金属膜，配设于所述第1主电极上的由所述保护膜包围的区域，在所述第1金属膜中，中心部分的膜厚比与所述保护膜相接的部分的膜厚更厚，并且在表面具有凹凸。
- 单腔室可流动膜的形成和处理-202180070030.8
- K·C·保罗;A·J·菲施巴赫;田中努;赖璨锋 - 应用材料公司
- 2021-08-30 - 2023-07-04 - H01L21/3205
- 示例性处理方法可包括形成含硅前驱物的等离子体。所述方法可以包括在具有含硅前驱物的等离子体流出物的半导体基板上沉积可流动膜。半导体基板可以容纳在半导体处理腔室的处理区域中。处理区域可以限定在面板和半导体基板所在的基板支撑件之间。所述方法可以包括在半导体处理腔室的处理区域内形成处理等离子体。可以来自第一功率源的第一功率水平形成处理等离子体。可以以第二功率水平从第二功率源向基板支撑件施加第二功率。所述方法可以包括用处理等离子体的等离子体流出物来将半导体基板内所限定的特征内的可流动膜致密化。
- 一种氮化镓晶圆加工工艺-202211507735.4
- 严立巍;朱亦峰;刘文杰;马晴 - 中晟鲲鹏光电半导体有限公司;浙江同芯祺科技有限公司
- 2022-11-25 - 2023-07-04 - H01L21/3205
- 本发明公开了一种氮化镓晶圆加工工艺，属于半导体领域。一种氮化镓晶圆加工工艺，包括以下步骤：在陶瓷载板上形成沉积层；将氮化镓晶圆的一端面贴合在陶瓷载板的沉积层上，通过永久键合技术使得氮化镓晶圆固定连接在沉积层上；在晶圆的另一端面进行金属离子注入与离子活化制程；在晶圆的另一端面上涂布键合剂，并键合玻璃载板；通过在沉积层周遭施加蚀刻剂以去除沉积层，进而从晶圆上移除陶瓷载板。
- 半导体装置-201780089819.1
- 三浦猛 - 三菱电机株式会社
- 2017-04-25 - 2023-07-04 - H01L21/3205
- 在基底材料(1)之上形成有绝缘膜(2)。绝缘膜(2)是在中央部在从基底材料剥离的方向承受应力的压缩膜。在绝缘膜(2)的中央部形成有凹部(3)，厚度局部地变薄。
- 一种制备分辨率为2nm电子电路的方法-202211562991.3
- 郭小伟;王琦;郝仟禧;刘东安;张海涛;胡锦源 - 电子科技大学长三角研究院（湖州）;电子科技大学
- 2022-12-07 - 2023-06-09 - H01L21/3205
- 本发明公开了一种制备分辨率为2nm电子电路的方法，其包括以下步骤：首先设计需要的电子电路图，基于折纸术原理将一条长链DNA来回折叠成需要的电子电路图框架，设计合适的连接位点，引入大量的短链(订书钉链)对框架进行固定。将所有链进行混合并退火，形成DNA折纸图案。折纸结构受长链长度影响，只能形成几百纳米大小图案，难以直接形成宏观图案。我们通过在硅片上沉积金纳米粒子，进行表面处理形成硫醇金键，使其与图案边缘预先设计的短链碱基互补，将每个DNA图案固定在硅片的特定位置上。不同的折纸图案相互连接合成一副完整的宏观电子电路图。由于DNA螺旋直径约2纳米，因此所绘电子电路图既保证了其宏观特点也实现最小2纳米分辨率。优点：相比于常规的极紫外光刻等方法成本低廉，且分辨率高，为电子信息的发展提供了一种可行性的方法。
- 成像元件和成像装置-202180063850.4
- 町田贵志 - 索尼半导体解决方案公司
- 2021-11-02 - 2023-06-09 - H01L21/3205
- 根据本公开一个实施方案的成像元件包括：保持电荷的浮动扩散层(FD)；共享所述浮动扩散层(FD)的四个以上的光电转换元件(PD)；和多个传输栅(TG)，其针对共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)中的每个设置，并且被构造为从共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)输出电荷。共享所述浮动扩散层(FD)的四个以上的所述光电转换元件(PD)连同所述浮动扩散层(FD)一起以矩阵状配置，和不共享所述浮动扩散层(FD)的两个以上的所述光电转换元件(PD)中的每个的所述传输栅(TG)彼此一体化。
- 成像装置、成像装置的制造方法和电子设备-202180070653.5
- 望月健矢;中泽圭一;吉田慎一;西尾贤哉;藤井宣年;斋藤卓;冈本正喜;鎌谷良介;山本雄一;厳樫一孝;宫波勇树;吉冈浩孝;堀越浩;黒鸟托也;古瀬骏介;本多孝好 - 索尼半导体解决方案公司
- 2021-10-11 - 2023-06-02 - H01L21/3205
- 本公开提供了一种成像装置(1)，包括：第一半导体基板(100)，其设置有光电转换元件；第二半导体基板(200)，其隔着层间绝缘膜(123)层叠在所述第一半导体基板上，并且设置有将在所述光电转换元件中生成的电荷作为像素信号读出的像素电路；和通孔(600)，其贯通所述层间绝缘膜并且电气连接所述第一半导体基板的与所述第二半导体基板相面对的第一面和与所述第二半导体基板的与所述第一面相面对的第二面的至少一部分。
- 减小的半导体晶圆弯曲和翘曲-202211361264.0
- A·阿里;C·S·怀特塞尔;B·K·柯克帕特里克;B·J·帕拉 - 德克萨斯仪器股份有限公司
- 2022-11-02 - 2023-06-02 - H01L21/3205
- 本申请题为“减小的半导体晶圆弯曲和翘曲”。形成(900)集成电路，例如通过首先同时形成(904)第一前段工艺(FEOL)层(122)和第二FEOL层(124A)，该第一FEOL层具有第一厚度和接触或面向半导体衬底前侧的表面，而该第二FEOL层(124A)具有第二厚度并包括与第一FEOL层相同的材料且具有接触或面向半导体衬底背侧的表面，以及其次处理(906)第二FEOL层以减少第二厚度。
- 半导体器件、制造方法和固态成像器件-201780063625.4
- 平田瑛子;木村忠之;三好康史;平松克规 - 索尼半导体解决方案公司
- 2017-10-10 - 2023-05-12 - H01L21/3205
- 本技术涉及一种能够在将两个基板接合时，抑制接合强度降低且防止电气连接不良或剥离的半导体器件、制造方法和固态成像器件。提出一种半导体器件，其包括：第一基板，具有由金属形成的第一电极；和第二基板接合，接合至第一基板且具有由金属形成的第二电极。锐角凹凸部形成在形成有第一电极的凹槽的侧面和形成有与第一电极金属接合的第二电极的凹槽的侧面。本技术例如能够应用于诸如CMOS图像传感器等固态成像器件。
- 钨膜的成膜方法、成膜系统以及存储介质-201910126852.8
- 鲛岛崇;前川浩治;山口克昌 - 东京毅力科创株式会社
- 2019-02-20 - 2023-05-05 - H01L21/3205
- 本发明提供一种钨膜的成膜方法、成膜系统以及存储介质。提供能够谋求钨膜的低电阻化的技术。钨膜的成膜方法具有如下工序：将在表面形成有保护膜的基板配置于处理容器内、并在减压气氛下在基板对硅膜进行成膜的工序；向形成有硅膜的基板供给氯化钨气体而对初始钨膜进行成膜的工序；以及向形成有初始钨膜的基板供给含钨气体而对主钨膜进行成膜的工序。
- 摄像装置-202180052016.5
- 山田隆善;佐藤好弘 - 松下知识产权经营株式会社
- 2021-09-13 - 2023-04-18 - H01L21/3205
- 摄像装置具备：像素区域，包括第1基板部且设置有多个像素；以及周边区域，包括第2基板部而未设置像素。所述第1基板部及所述第2基板部被包含在1个半导体基板中。所述多个像素各自包括：第1电极；第2电极；光电转换层，位于所述第1电极与所述第2电极之间；以及电荷积蓄区域，被设置于所述第1基板部。所述像素区域包括：多个第1通孔，贯通所述第1基板部；以及多个第1贯通电极，各自被设置于所述多个第1通孔之中的对应的第1通孔，将所述第1电极与所述电荷积蓄区域电连接。所述周边区域包括：多个第2通孔，贯通所述第2基板部；以及多个第2贯通电极，各自被设置于所述多个第2通孔之中的对应的第2通孔。作为所述多个第1贯通电极的面积相对于所述像素区域的面积之比的所述多个第1贯通电极的面积密度，与作为所述多个第2贯通电极的面积相对于所述周边区域的面积之比的所述多个第2贯通电极的面积密度不同。
- 用于填充间隙的方法和系统-202211183413.9
- J.W.梅斯;E.费尔姆;C.德泽拉;上田真也 - ASM IP私人控股有限公司
- 2022-09-27 - 2023-04-04 - H01L21/3205
- 公开了用于填充间隙的方法和系统。示例性方法包括向反应室提供衬底。衬底包括间隙。该方法包括用含金属材料填充间隙。
- 显示装置以及显示装置基板-201780082755.2
- 港浩一;福吉健蔵 - 凸版印刷株式会社
- 2017-01-20 - 2023-04-04 - H01L21/3205
- 本发明的显示装置包括：第一基板；功能器件；以及第二基板，具有导电布线和根据向所述导电布线施加的电信号来驱动所述功能器件的驱动器件，与所述第一基板对置配置。所述导电布线由通过第一导电性金属氧化物层和第二导电性金属氧化物层夹持铜合金层而得到的三层构成，所述铜合金层包含固溶于铜的第一元素和第二元素，该第二元素的电负性比铜以及所述第一元素小，所述第一元素以及所述第二元素是添加于铜的情况下的电阻率上升率为1μΩcm/at％以下的元素，所述铜合金层的电阻率在1.9μΩcm至6μΩcm的范围内。
- 半导体装置-202180047032.5
- 油谷匡胤 - 罗姆股份有限公司
- 2021-06-15 - 2023-03-28 - H01L21/3205
- 本发明提供一种半导体装置，其具备：半导体芯片，其具有形成有元件结构的元件形成面；第一导电层，其形成在所述半导体芯片的所述元件形成面上；第二导电层，其形成在所述第一导电层上；第一引线，其与所述第二导电层连接，且由以铜为主成分的材料构成；以及第三导电层，其形成在所述第一导电层与所述第二导电层之间，且包含比铜硬的材料。
- 一种晶圆背面金属化的方法及晶圆背面金属化结构-202210385395.6
- 杨浩辉;易文杰;吕文利;谢于柳;石褔荣 - 湖南楚微半导体科技有限公司
- 2022-04-13 - 2023-03-28 - H01L21/3205
- 本发明公开了一种晶圆背面金属化的方法及晶圆背面金属化结构，该方法是以钛镍合金为金属源锭，在晶圆背面的钛金属层和银金属层之间制备钛镍合金层，形成Ti‑Ti/Ni‑Ag金属层。本发明晶圆背面金属化的方法，以钛镍合金为金属源锭，替代常规的金属镍，在满足背面金属热膨胀系数的前提下，也能够从根本上避免镍沉积过程中发生溅源的可能，从而能够提高产品的良率，同时，通过预熔化处理也能显著减少抽真空所需时间，从而有利于提高产品的生产效率，对于促进功率半导体器件的广泛应用具有十分重要意义。
- 半导体装置、成像装置和半导体装置的制造方法-202180048300.5
- 牛肠哲雄 - 索尼半导体解决方案公司
- 2021-04-27 - 2023-03-21 - H01L21/3205
- 本发明减少了贯通硅通路(TSV)中的寄生电容。半导体装置包括给定的层。通路上下贯通给定的层。导体与上下贯通的层的上表面侧材料和下表面侧材料接触。导体在导体和通路内侧之间形成上下贯通该层而不与通路的内侧接触的腔体部分。该层的至少上表面侧材料或下表面侧材料是导电材料，并且该导电材料的至少一部分包括针对腔体部分的开口部分。该开口部分用于在蚀刻期间供应蚀刻剂。
- 半导体装置及其制造方法以及电力变换装置-202080101224.5
- 佐藤祐司 - 三菱电机株式会社
- 2020-05-28 - 2023-02-03 - H01L21/3205
- 在半导体装置(1)中，在规定于半导体基板(3)的键合区域(20)中形成有具有第一凹凸部(6)的第一构造体(5)和覆盖第一构造体(5)的具有第二凹凸部(8)的第二构造体(7)。金属布线(13)被接合于第二构造体(7)中的第二凹凸部(8)。第二凹凸部(8)中的凹陷的深度比第一凹凸部(6)中的凹陷的深度浅。规定键合区域(20)的绝缘性构件(11)以到达半导体基板(3)的方式形成。
- 半导体器件-202080101478.7
- 小池淳一;矢作政隆;山田裕贵 - 国立大学法人东北大学
- 2020-06-04 - 2023-02-03 - H01L21/3205
- 提供一种半导体器件，其具备配线结构，该配线结构具有兼具扩散阻挡功能和衬垫功能的单层的扩散阻挡层。半导体器件具备配线结构，所述配线结构具有绝缘层、导电性配线、以及在绝缘层与导电性配线之间以与绝缘层和导电性配线这两者接触的方式配设的扩散阻挡层，其中，扩散阻挡层由具有包含合计为90质量％以上的第一金属以及第二元素的非晶质结构的合金构成，第一金属为选自Co、Ru以及Mo中的任一种，当第一金属为Co时，第二元素为选自Zr、Al以及Nb中的一种或两种以上，当第一金属为Ru时，第二元素为Zr，当第一金属为Mo时，第二元素为选自Y以及B中的一种或两种。
- 无阻挡金属的金属配线构造及其制造方法-202180034939.8
- 饭泉健;小篠谅太;大田真朗 - 株式会社荏原制作所
- 2021-04-26 - 2023-01-31 - H01L21/3205
- 本发明涉及一种不含阻挡金属的金属配线构造及其制造方法。该方法通过在形成有第一配线槽(1)和宽度大于第一配线槽(1)的第二配线槽(2)的绝缘层(3)上堆积金属间化合物(6)，而以金属间化合物(6)至少填满第一配线槽(1)，并进行平坦化工序，该平坦化工序将金属间化合物(6)研磨至绝缘层(3)露出为止，之后，进行高度调整工序，该高度调整工序将金属间化合物(6)和绝缘层(3)研磨至第一配线槽(1)内的金属间化合物(6)的高度达到规定的高度为止。
- 金属布线结构体、金属布线结构体的制造方法及溅射靶-202180032239.5
- 若井雅文;半那拓;中台保夫;中村亮太 - 株式会社爱发科
- 2021-06-22 - 2022-12-16 - H01L21/3205
- 本发明提供一种低电阻且耐热性、弯曲性优异的金属布线结构体和金属布线结构体的制造方法。为了实现上述目的，金属布线结构体具有：金属布线膜，其具有由铝构成的主成分和添加在上述主成分中的包含0.005at％以上且0.88at％以下的铁的添加元素；以及第一覆盖层，其层叠在上述金属布线膜。如果是这种金属布线结构体，则可提供一种低电阻且耐热性、弯曲性优异的金属布线结构体。
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
