[发明专利]具有连接到PMOSFET接头的源极和漏极的阻抗元件的电路在审
| 申请号： | 201810674285.5 | 申请日： | 2018-06-26 |
| 公开（公告）号： | CN109147841A | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 陈·安迪·旺坤;庄耀功;李逸聪;陈欣宇;西瑞姆·迪亚加拉简 | 申请（专利权）人： | ARM有限公司 |
| 主分类号： | G11C11/407 | 分类号： | G11C11/407;G11C11/40 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 潘军 |
| 地址： | 英国*** | 国省代码： | 英国;GB |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种生成电路实例以包括多个pMOSFET实例的方法，其中每个pMOSFET实例具有连接到一个或多个供电轨实例的源极端子实例。电路实例包括阻抗元件实例，其中每个阻抗元件实例连接到对应pMOSFET实例的源极端子实例和漏极端子实例。取决于一组要求，阻抗元件实例中的一个或多个处于高阻抗状态或低阻抗状态。 | ||
| 搜索关键词： | 阻抗元件 源极端子 电路 低阻抗状态 高阻抗状态 漏极端子 生成电路 供电轨 漏极 源极 | ||
【主权项】：
1.一种方法，包括：生成电路实例以包括多个pMOSFET实例，其中每个pMOSFET实例具有连接到一个或多个供电轨实例的源极端子实例；生成所述电路实例以包括阻抗元件实例，其中每个阻抗元件实例连接到对应pMOSFET实例的源极端子实例和漏极端子实例；取决于一组要求，生成所述电路实例以指示所述阻抗元件实例中的一个或多个处于高阻抗状态或低阻抗状态；以及根据所述生成的电路实例制造一个或多个掩模。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于ARM有限公司，未经ARM有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810674285.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 记忆体驱动装置-201822173527.0
- 吴瑞仁;简汎宇 - 江苏时代全芯存储科技股份有限公司;铨芯科技股份有限公司
- 2018-12-24 - 2019-07-12 - G11C11/407
- 一种记忆体驱动装置，其包含第一开关、电压侦测电路及开关阵列。第一开关具有第一输出端与第一控制端，第一输出端提供输出电压予记忆体单元。电压侦测电路耦接第一输出端，用以侦测输出电压，并依据输出电压产生控制信号，控制信号依输出电压值的变动而即时改变。开关阵列包含多个第二开关，所述多个第二开关耦接于第一控制端，依据控制信号以导通所述多个第二开关的其中至少一者，借以调整第一控制端的电压进而调整输出电压的波形。
- 半导体器件-201811420438.X
- 高桥弘行;吉田昌弘 - 瑞萨电子株式会社
- 2018-11-26 - 2019-06-25 - G11C11/407
- 提供了一种半导体器件，该半导体器件在不增加面积的情况下以提高的写入速度进行操作。根据本发明的半导体器件包括：多个存储器单元，多个存储器单元布置成行和列的矩阵；多个字线，多个字线设置到存储器单元的每个行；多个位线对，多个位线对设置到存储器单元的每个列；感测放大器，感测放大器放大位线对中的电位差；数据线对，数据线对将数据传递到位线对；列选择电路，列选择电路允许从数据线对接收数据；列解码器，列解码器将列选择信号发送到列选择电路；以及感测放大器控制电路，感测放大器控制电路在列解码器将列选择信号发送到列选择电路之后激活感测放大器。
- 一种高数据率DRAM中共模电压动态检测调整接收器及其控制方法-201610532464.6
- 卫秦啸;张晓晨;贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-07-06 - 2019-03-15 - G11C11/407
- 本发明一种高数据率DRAM中共模电压动态检测调整接收器及其控制方法，对DRAM输入信号完整性进行修正，解决输入信号在接收器(Receiver)中的信号完整性修复问题。所述接收器包括共模电压比较运算放大器和共模电压检测电路，以及依次连接的接收器偏置电路，第一级接收电路和第二级接收电路；第一级接收电路中的偏置电流管分为a、b两部分，尺寸小的b部分经栅端连接共模电压比较运算放大器的输出端，尺寸大的a部分经栅端连接接收器偏置电路的输出端；第一级接收电路的两个输出端分别连接共模电压检测电路的两个输入端，共模电压检测电路的输出端连接共模电压比较运算放大器的正相输入端，共模电压比较运算放大器的负相输入端连接参考电压信号VCOM。
- 具有连接到PMOSFET接头的源极和漏极的阻抗元件的电路-201810674285.5
- 陈·安迪·旺坤;庄耀功;李逸聪;陈欣宇;西瑞姆·迪亚加拉简 - ARM有限公司
- 2018-06-26 - 2019-01-04 - G11C11/407
- 一种生成电路实例以包括多个pMOSFET实例的方法，其中每个pMOSFET实例具有连接到一个或多个供电轨实例的源极端子实例。电路实例包括阻抗元件实例，其中每个阻抗元件实例连接到对应pMOSFET实例的源极端子实例和漏极端子实例。取决于一组要求，阻抗元件实例中的一个或多个处于高阻抗状态或低阻抗状态。
- 半导体器件-201410638738.0
- 饭岛正章 - 瑞萨电子株式会社
- 2014-11-07 - 2018-10-26 - G11C11/407
- 本发明涉及一种半导体器件。过去存在不能够防止产生在信号DQS和DQSB之间的差的高阻抗状态的问题。通过本发明，第一比较器电路在将输入端子耦合到端子电位之后并且从两个信号的前导的开始时刻之前起输出表示DQS和DQSB之间的差的信号DQSIN。第二比较器电路将DQS或者DQSB的电平与基准电压Vref进行比较并且输出表示比较结果的信号ODT_DET。门电路在掩蔽状态下通过信号EW掩蔽信号DQSIN。控制电路基于ODT_DET识别前导的开始时刻，并且在前导的开始之前将信号EW设置为掩蔽状态并且从前导的开始时刻起将信号EW设置为去掩蔽状态。
- 一种加速DRAM灵敏放大器的方法-201410127117.6
- 亚历山大;段会福;俞冰 - 西安紫光国芯半导体有限公司
- 2014-03-31 - 2017-02-08 - G11C11/407
- 本发明提供一种加速DRAM灵敏放大器的方法，包括以下步骤第一NMOS管的栅极信号sant升高打开第一NMOS管，第一NMOS管的漏极信号ncs被拉低到地电压，参考位线bl_n开始被往地电压拉；然后，第二NMOS管的栅极信号sap1t升高使第二NMOS管导通，使第二NMOS管的源极信号pcs被拉高至高电压vod，位线bl电压被快速拉高至高于电压vblh，然后第二NMOS管的栅极信号sap1t变为低电平；然后，第三NMOS管的栅极信号sap2t升高使第三NMOS管导通，第三NMOS管的源极信号pcs被拉至电压vblh，位线bl慢慢降低至vblh电压。本发明一种加速DRAM灵敏放大器的方法，通过一个NMOS管引入大于DRAM灵敏放大器驱动电压的高电压vod，加速DRAM灵敏放大器的放大速度，同时位线电压最终还是维持在vblh电压，所以也保证了DRAM存储单元的可靠性。
- 一种高数据率DRAM中共模电压动态检测调整接收器-201620710800.7
- 卫秦啸;张晓晨;贾雪绒 - 西安紫光国芯半导体有限公司
- 2016-07-06 - 2016-12-14 - G11C11/407
- 本实用新型一种高数据率DRAM中共模电压动态检测调整接收器，包括共模电压比较运算放大器和共模电压检测电路，以及依次连接的接收器偏置电路，第一级接收电路和第二级接收电路；第一级接收电路中的偏置电流管分为a、b两部分，尺寸小的b部分经栅端连接共模电压比较运算放大器的输出端，尺寸大的a部分经栅端连接接收器偏置电路的输出端；第一级接收电路的两个输出端分别连接共模电压检测电路的两个输入端，共模电压检测电路的输出端连接共模电压比较运算放大器的正相输入端，共模电压比较运算放大器的负相输入端连接参考电压信号VCOM。实现了DRAM输入信号的信号完整性动态校准，实时检测调整，能够及时追踪输入信号共模电压的变化。
- 动态存储器读操作下的省电方法及其列选择信号驱动电路-201310098026.X
- 段会福;俞冰;付妮 - 西安华芯半导体有限公司
- 2013-03-25 - 2013-06-26 - G11C11/407
- 本发明提供一种动态存储器读操作下的省电方法及其列选择信号驱动电路，该方法包括：当第二级灵敏放大器的放大使能信号或第二级灵敏放大器的均衡信号为高且动态存储器中第二级灵敏放大器工作时，将列选择信号置低关闭位线和局部数据线之间的开关。本发明解决了现有动态存储器读操作时的电能浪费问题，能够有效减少动态存储器的功耗。
- 具有多个功率模式的均步信号传输系统-200980151566.1
- F·A·韦尔;J·W·鲍尔顿;R·E·帕尔默 - 拉姆伯斯公司
- 2009-07-09 - 2011-11-23 - G11C11/407
- 在低功率信号传输系统中，集成电路设备包括开环时钟分发电路和发射电路，它们协同操作以支持未伴随源同步定时参考的信息承载符号的高速发射。开环时钟分布电路响应于外部供应的时钟信号生成发射时钟信号，并且发射电路响应于发射时钟信号的转变向外部信号线上输出符号序列。每个符号在符号时间内在发射电路的输出处有效，并且允许发射时钟信号与外部供应的时钟信号之间的相位偏移漂移至少该符号时间。
- 具有内核时钟同步的均步信号传输系统-200980151567.6
- F·A·韦尔;R·E·帕尔默;J·W·鲍尔顿;A·M·福勒 - 拉姆伯斯公司
- 2009-07-09 - 2011-11-23 - G11C11/407
- 在低功率信号传输系统中，集成电路设备包括开环时钟分发电路和发射电路，它们协同操作以支持未伴随源同步定时参考的信息承载符号的高速发射。开环时钟分布电路响应于外部供应的时钟信号生成发射时钟信号，并且发射电路响应于发射时钟信号的转变向外部信号线上输出符号序列。每个符号在符号时间内在发射电路的输出处有效，并且允许发射时钟信号与外部供应的时钟信号之间的相位偏移漂移至少该符号时间。
- 半导体存储装置-200980145701.1
- 饭田真久 - 松下电器产业株式会社
- 2009-02-23 - 2011-10-12 - G11C11/407
- 以对在复位动作时设定的负电压的字线复位电平电压(Vw)进行锁存来存储的方式，由PMOS晶体管(QP1～2)和NMOS晶体管(QN1～2)来基本构成字线驱动器(120a)。并且，将应力缓和用的PMOS晶体管(QP4)和NMOS晶体管(QN3)追加到字线驱动器(120a)中，并追加字线偏压控制电路(210)，其在字线置位时、复位开始时和复位期间，将提供偏压控制为有效。
- 一种补偿源同步动态随机存取存储器内存颗粒数据延迟的方法-201010598448.X
- 李静;白宗元;张磊;纪奎;张英文 - 曙光信息产业股份有限公司
- 2010-12-17 - 2011-08-17 - G11C11/407
- 本发明提供了一种补偿SDRAM内存颗粒数据延迟的方法，采用FPGA实现，每块主板设置若干内存控制器；每个内存控制器负责控制4条内存的读写；测定每根内存的工作时钟；FPGA根据各个内存的位置决定其工作时钟的相位，通过调节其时钟相位来调节由于内存条位置不同PCB布线带来的延时误差。本发明在大容量、多内存内存控制器系统设计中，能大大消除由于PCB走线带来的布线误差，较小PCB布线难度，降低设计风险。
- 适应九管存储单元读写功能的行选择器-200910072234.6
- 赵慧卓;许秉时;白旭 - 哈尔滨工业大学
- 2009-06-10 - 2009-10-28 - G11C11/407
- 适应九管存储单元读写功能的行选择器，属于数字电子领域，本发明为了解决九管存储单元无法通过译码线直接控制选择需要被读写行的问题。本发明包括三输入与门、二输入与门和非门，三输入与门的第一输入端为写控制信号输入端，三输入与门的第三输入端为非门端，三输入与门的输出端为行选择写使能信号输出端，接九管存储单元WR线；三输入与门的第二输入端和二输入与门的第一输入端为行地址信号输入端，二输入与门的第二输入端和非门的输入端为读控制信号输入端，非门的输出端和三输入与门的非门端相连，二输入与门的输出端为行选择读使能信号输出端，接九管存储单元的RD线，本发明用于九管存储单元的存储器的行选择。
- 半导体存储装置-200780010510.5
- 西川和予;上南雅裕;新田忠司 - 松下电器产业株式会社
- 2007-03-30 - 2009-04-15 - G11C11/407
- 本发明提供一种半导体存储装置，其中包括：地址端子，其输入将存储器阵列中的存储数据读出的地址；时钟输入端子，其将输入时钟输入；数据输出端子，其对根据上述地址从存储器阵列读出的数据进行输出；和时钟输出端子，其对与上述输入时钟同步的输出时钟进行输出；上述时钟输出端子始终输出第一电压和第二电压中的一方，并且，仅在从上述数据输出端子输出了有效数据的情况下，使输出电压从第一电压迁移到第二电压，或从一方电压迁移到另一方电压。
- 专利分类
