[发明专利]一种用于安全芯片的防篡改屏蔽层有效
| 申请号： | 201810642276.8 | 申请日： | 2015-10-30 |
| 公开（公告）号： | CN108920982B | 公开（公告）日： | 2021-08-17 |
| 发明（设计）人： | 王良清;陈杰 | 申请（专利权）人： | 深圳国微技术有限公司 |
| 主分类号： | G06F21/76 | 分类号： | G06F21/76 |
| 代理公司： | 深圳市康弘知识产权代理有限公司 44247 | 代理人： | 尹彦;胡朝阳 |
| 地址： | 518000 广东省深圳市南山区高新技*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于安全芯片的防篡改屏蔽层，所述防篡改屏蔽层内包含防篡改线和功能线，防篡改线与功能线相互混合，所述防篡改屏蔽层包含至少两组物理走线，所述防篡改线和第一功能线通过分时复用的方式共用其中至少一组物理走线，其余的物理走线为防篡改线，或者第二功能线，或者防篡改线和第二功能线的组合。本发明通过将安全芯片中关键模块的信号线作为功能线与防篡改线相互混合，使防篡改设计不仅包含单纯的防篡改功能，同时还具有其他逻辑功能。该方法使得攻击者难于单独移除防篡改屏蔽层，防止芯片内部敏感数据因防篡改屏蔽层被移除及防篡改功能被除能而导致的关键信息的泄露，提升了芯片的安全性能。 | ||
| 搜索关键词： | 一种 用于 安全 芯片 篡改 屏蔽 | ||
【主权项】：
1.一种用于安全芯片的防篡改屏蔽层，其特征在于，所述防篡改屏蔽层内包含防篡改线和功能线，防篡改线与功能线相互混合；所述防篡改屏蔽层包含至少两组物理走线，所述防篡改线和第一功能线通过分时复用的方式共用其中至少一组物理走线，其余的物理走线为防篡改线，或者第二功能线，或者防篡改线和第二功能线的组合。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于深圳国微技术有限公司，未经深圳国微技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810642276.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于工艺偏差型TDC的硬件木马检测方法-202010422872.2
- 赵毅强;蒯钧;马浩诚;刘燕江;叶茂 - 天津大学
- 2020-05-19 - 2023-10-27 - G06F21/76
- 本发明公开了一种基于工艺偏差型TDC的硬件木马检测方法。该方法采用一种两条链延迟一致的双链TDC作为片上传感结构，通过码密度测试确定工艺偏差选取配置向量，然后采集旁路信号数据，分析数据差异性以进行硬件木马检测。相较于传统的片上检测方法，由于该种TDC结构将信号在延迟链上传播距离作为采样值，传感结构不出现振荡，因而提升了检测的稳定性。由于该种TDC结构单次采样周期较短，具有较好的瞬时性，因而提升了对激活周期短的硬件木马的检出效果。此外，由于其采用了工艺偏差造成的延迟差作为延迟链每级的延迟，因而大大提升了对硬件木马的检测精度。该方法可以应用于基于旁路分析的硬件木马检测领域，具有一定的实际意义和参考价值。
- 一种基于FPGA实现多算法可重配置的密码卡设计方法-202310827971.2
- 朱彤;李振;刘守昌 - 山东多次方半导体有限公司;三未信安科技股份有限公司
- 2023-07-07 - 2023-10-13 - G06F21/76
- 本发明公开了一种基于FPGA实现多算法可重配置的密码卡设计方法，包括：根据FPGA内部各模块功能分别划分为静态逻辑控制区域和动态逻辑控制区域；通过编程工具在所述动态逻辑控制区域添加多种密码算法；将所述静态逻辑控制区域编译到单个静态配置文件中，将所述密码卡所需的多种密码算法编译成相对应的多个动态配置文件中。为保护密码卡本身的安全性，可在出厂时将密码卡所支持的密码算法设置为固定的模拟算法或者根据客户要求设置固定算法，在真正使用密码卡进行加解密运算时，可根据不同的需求与应用场景，将事先生产的不同密码算法对应的动态配置文件写入密码卡，达到保护密码算法的目的，增加密码卡加解密功能的保障性。
- 一种提高处理器运行安全性的方法、装置及CPU芯片-201911278710.X
- 冯浩;应志伟;杜朝晖 - 海光信息技术股份有限公司
- 2019-12-12 - 2023-10-03 - G06F21/76
- 本发明的实施例公开一种提高处理器运行安全性的方法、装置及CPU芯片，涉及安全技术领域，为提高处理器运行安全性而发明。所述方法包括：监测进程是否发生切换；若监测到进程发生切换，则查询清除配置信息，其中，所述清除配置信息为对微架构信息是否进行清除的配置信息；根据所述清除配置信息，确定需要清除的处理器微架构中的信息；对需要清除的处理器微架构中的信息进行清除操作。本发明适用于提高处理器运行安全性的场合。
- 嵌入式系统安全防护架构体系-201911084762.3
- 蒋欣欣;王颖;张杨 - 北京计算机技术及应用研究所
- 2019-11-08 - 2023-09-26 - G06F21/76
- 本发明涉及一种嵌入式系统安全防护架构体系，其中，包括：Flash安全存储芯片、RTC芯片、SRAM以及FPGA；FPGA芯片集成通信模块、PCIe IP接口、嵌入式CPU以及算法模块；算法模块提供SM2、SM3以及SM4三类算法IP核，用于提供签名、验签、对称算法、杂凑运算以及对称加解密密码运算；PCIe IP接口，对外提供PCIe快速通道；通信模块包括管理通道以及算法通道，管理通道用于实现数据包在信号通道中的传输管理；算法通道在FPGA内部为算法模块中支持的算法分配相互独立的逻辑资源及高速缓冲区，以实现算法的并行执行。
- 基于离散分布式芯片唯一序列号的FLASH加密方法和装置-202310806787.X
- 请求不公布姓名 - 灵动集成电路南京有限公司
- 2023-07-04 - 2023-09-22 - G06F21/76
- 本发明属于嵌入式闪存安全加密技术领域，提供基于离散分布式芯片唯一序列号的FLASH加密方法和装置，其方法包括：将MCU的内置芯片唯一序列号进行分段，并通过数据加密将分段后的内置芯片唯一序列号形成多段芯片唯一序列号密文；配备每段芯片唯一序列号密文的半字的起始虚拟地址，并将每段芯片唯一序列号密文的起始虚拟地址与每段芯片唯一序列号密文一一对应绑定；将多段芯片唯一序列号密文及绑定的起始虚拟地址编程到FLASH的多个页区，并离散分布到各自页区的随机地址，以完成所述内置芯片唯一序列号的加密。对芯片唯一序列号进行分段加密并随机离散分布于FLASH各个页区，提高了芯片唯一序列号的安全性。
- 集成电路及用于集成电路的功能锁定与解锁方法-201910551159.5
- 柳星舟 - 力旺电子股份有限公司
- 2019-06-24 - 2023-09-15 - G06F21/76
- 本发明公开了一种增强安全性的集成电路包括核心电路及功能锁定电路。核心电路包括至少一个功能区块电路。功能锁定电路耦接于核心电路。功能锁定电路包括随机数源、纠结电路及内存。随机数源用以产生随机数码。纠结电路耦接于随机数源及核心电路，用以根据随机数码及指令信号产生解锁码。内存耦接于纠结电路，用以储存解锁码。解锁码的存在性用于决定将核心电路的至少一个功能区块电路锁定或是解锁。
- 一种基于电磁频谱特征提取的硬件木马检测方法-202310718386.9
- 廖聆希 - 电子科技大学
- 2023-06-16 - 2023-09-12 - G06F21/76
- 本发明公开了一种基于电磁频谱特征提取的硬件木马检测方法，属于硬件木马边信道检测技术领域。本发明方法将硬件木马样本分为触发型硬件木马和常开型硬件木马，使用近场磁探针对硬件木马样本进行电磁辐射信息采集，然后将得到的频谱特征参数储存在电磁辐射模型数据库中；然后再对待测电路的电磁辐射信息采集并处理得到待测频谱特征参数，通过与数据库中的频谱特征参数匹配，得到待测电路是否存在硬件木马的检测结果；此外，当待测电路存在硬件木马，还能够判断存在的木马为触发型硬件木马或常开型硬件木马。本发明能够弥补传统硬件木马边信道检测的缺陷，无需纯净电路或芯片作为参考。
- 一种芯片鉴权方法-202311016673.1
- 俞文;韦援丰;蔡刚;魏育成 - 中科亿海微电子科技（苏州）有限公司
- 2023-08-14 - 2023-09-12 - G06F21/76
- 本发明提供一种芯片鉴权方法包括：步骤S1.对芯片的原始配置文件进行哈希运算并生成鉴权码流；步骤S2.进行身份验证；其中，所述步骤S1包括：计算哈希值得到原始码流的唯一消息摘要；用预定义的鉴权密钥加密所述消息摘要得到加密摘要；将所述加密摘要和所述原始配置文件组成新的配置文件作为所述鉴权码流；所述步骤S2包括：加载码流，对接收到的所述鉴权码流中的原始码流部分计算哈希值得到当前摘要；用所述鉴权密钥解密所述加密摘要得到鉴权摘要；比较所述当前摘要和所述鉴权摘要，判断是否通过身份验证。只对唯一摘要加密解密即可完成身份验证，有效地加强了芯片的安全性能，提高了产品的可靠性，减少了安全漏洞的隐患。
- 一种应用于本地通信模块加密与非加密自动切换电路-202310288947.6
- 夏文海;游雪城;杨硕琛;孙香涛;廖先仪;林封焰;成锋;乔建丽;刘建 - 浙江利尔达物联网技术有限公司
- 2023-03-21 - 2023-09-08 - G06F21/76
- 本发明公开了一种应用于本地通信模块加密与非加密自动切换电路；通过在本地通讯模块功能电路上集成加密模块，通过的数据自动切换开关在加密和非加密间自动切换，通过双刀双掷开关和MPU_ENABLEn输出端输出电平切换加密与非加密，利用硬件结构快速简洁的达到加密与非加密的切换，结构简单，模块化设计投入低、配置灵活。
- 一种平台管理系统及装置-202320495496.9
- 向谷章;魏通伯;阳厚祎;唐畅 - 湖南博盛芯微电子科技有限公司
- 2023-03-13 - 2023-08-29 - G06F21/76
- 本实用新型适用于平台管理技术领域，提供了一种平台管理系统及装置，其中，所述平台管理系统包括国产的处理器、晶振、DDR3颗粒、存储芯片、第一闪存、第二闪存、切换开关、现场可编程门阵列、第三闪存、模数转换器、以太网PHY芯片、板对板连接器以及电源模块。本实用新型的平台管理系统实现了自主可控，且降低了安全隐患。
- 一种基于UCB的FLASH的安全控制方法-202310570059.3
- 殷富强 - 无锡摩芯半导体有限公司
- 2023-05-19 - 2023-08-15 - G06F21/76
- 本发明提供一种基于UCB的FLASH的安全控制方法，所述控制方法包括：使用CPUID来标志不同的CPU访问，据CPUID赋予其读写Flash各种寄存器的权限；实现CPU访问控制的寄存器称为ACCESSREG，支持32个CPUID；实现FLASH其他控制及命令的寄存器称为CTRLREG；实现对UCB控制和访问控制的寄存器称为UCBCTRLREG；实现电源管理的寄存器称为PWCTRLREG；寄存器写访问控制，拥有访问FLASH各种寄存器权限的CPU经过KEY验证才可以写寄存器；KEY保存在UCB里，拥有访问FLASH各种寄存器权限的CPU应经过UCBKKEY验证，才可以读写擦该部分UCB空间；该方法对FLASH控制寄存器进行了分类、分层保护，两层保护机制可以有效地避免来自CPU的总线可能的Corruption破坏或者非法写访问。
- 基于少态节点遍历的硬件木马检测方法-201710599160.6
- 赵毅强;解啸天;刘燕江;高翔 - 天津大学
- 2017-07-21 - 2023-08-04 - G06F21/76
- 本发明涉及硬件木马领域，为提出一种硬件木马检测方法，提高硬件木马检测效率，增强集成电路系统的安全性。本发明采用的技术方案是，基于少态节点遍历的硬件木马检测方法，首先通过对已知的无木马电路进行反向分析，得到其网表级电路用于对比；然后对待测电路的网表级电路进行分析，通过查找定位待检测电路中的少态节点并筛选，对筛选得到的节点前后级逻辑进行挖掘，识别其中存在的冗余逻辑与可疑逻辑，并通过与原始无木马网表级电路进行比对，实现硬件木马的检测。本发明主要应用于硬件木马检测场合。
- 一种基于DS2432芯片的FPGA设备加密认证系统-201910277407.1
- 王磊 - 成都靖尧通信技术有限公司
- 2019-04-08 - 2023-08-04 - G06F21/76
- 本发明公开了一种基于DS2432芯片的FPGA设备加密认证系统，属于加密认证和安全技术领域，旨在为以FPGA作为核心处理器件的设备提供一种使用方便、安全可靠、低成本和低功耗的加密认证系统和方法。本发明硬件平台由FPGA芯片、DS2432芯片、FLASH芯片和PC上位机构成，功能模块包括初始化配置程序、上位机加密配置软件、加密认证模块。本发明充分利用了设备现有资源，具有结构简单、成本低等优点；对不同设备的不同DS2432加密芯片不用重新综合实现FPGA程序，具有通用性强、使用方便的优点；对认证信息使用了三层加密保护，确保了加密认证系统的安全性；在设备的整个运行过程中认证操作会持续进行，只要有一次认证没有通过会一直复位整个系统直到下一次重新上电，保证任何时候系统的合法性；与DS2432交互操作的FPGA模块的设计上采用了分层设计思想、模块化设计方法和标准化的控制和数据接口技术，有效降低设计难度、提高设计可重用性。
- 一种soc国密安全芯片安全启动时防御故障注入的方法-202010633752.7
- 盛志凡;应屹航;王强;杨勍;饶丰;陈鹏;黎政;梁坚;叶妙兵;沈建春 - 国家广播电视总局广播电视科学研究院;杭州国芯科技股份有限公司
- 2020-07-02 - 2023-07-28 - G06F21/76
- 本发明公开了一种soc国密安全芯片安全启动时防御故障注入的方法。当芯片设计完成后，新出现的故障注入方法很难进行防御。本发明包括：芯片内置的硬件检测模块、存储器权限控制模块、特定的软件启动流程。本方法通过内置的硬件检测模块追踪安全启动时，软件的执行顺序；在检测到软件执行顺序不正确时，通过存储器权限控制模块禁止软件对存储器的读写或执行权限，令软件无法继续执行，安全启动流程终止。本发明方法有效防御了因故障注入导致的关键步骤被跳过的风险。本发明方法实现了安全启动时对故障注入引起的软件异常跳转的防御，提高了系统的安全性。
- 硬件木马检测与定位方法及系统-202010184947.8
- 侯波;王力纬;恩云飞;雷登云;黄云 - 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室））
- 2020-03-17 - 2023-07-14 - G06F21/76
- 本发明涉及一种硬件木马检测与定位方法及系统，所述方法包括：施加激励信号；包括在待检芯片的时钟输入端输入方波信号，电源输入端和地线之间施加工作电压V
- 硬件木马检测电路、硬件木马检测方法及电子设备-202110330506.9
- 卢新元;许超;陈华军 - 龙芯中科技术股份有限公司
- 2021-03-24 - 2023-07-11 - G06F21/76
- 本发明提供了一种硬件木马检测电路、检测方法和电子设备，检测电路包括信号生成模块和二路选择器；二路选择器包括第一输入端、第二输入端、第三输入端和选择器输出端，第三输入端为选择控制端，用于选择将第一输入端或第二输入端的信号从选择器输出端输出；第一输入端用于接收模式控制信号；第二输入端与信号生成模块的输出端连接，用于接收信号生成模块的输出信号；模式控制信号和输出信号用于确定原始电路插入节点的真值概率。本发明实施例基于信号生成模块的输出信号和模式控制信号的作用，可以对插入节点的真值概率进行调整，从而有助于提升后级逻辑门电路的稀有节点的跳变概率，可以缩短硬件木马的激活时间，加速检测过程，提高检测效率。
- 基于短时傅里叶变换的硬件木马检测方法-201811184545.7
- 赵毅强;王品;刘燕江;叶茂 - 天津大学
- 2018-10-11 - 2023-07-04 - G06F21/76
- 本发明涉及集成电路可信任性技术领域，为降低测试噪声和工艺偏差的影响，提高硬件木马的识别效率，本发明，基于短时傅里叶变换的硬件木马检测方法，步骤如下：1)对所有待测芯片进行侧信道测试；2)对所有待测芯片的侧信道信息进行短时傅里叶变换；3)利用硬件木马识别算法来对待测芯片进行分类；4)待测芯片的硬件木马芯片判别；5)硬件木马的在线差异识别：利用步骤3得到的聚类分析算法或者距离判别算法计算所有待测芯片的时频平面与类中心的距离dist，当dist小于pth，则认定待测芯片为非木马芯片，否则认定为木马芯片。本发明主要应用于芯片设计制造场合。
- 基于循环复位的安全芯片防光子探测方法-202310341261.9
- 童元满;戴葵 - 北京安信智芯科技有限公司
- 2023-03-31 - 2023-06-30 - G06F21/76
- 本发明公开了一种基于循环复位的安全芯片防光子探测方法，包括：在芯片未使用密钥时，密钥使用通路所有敏感逻辑门均进行长时间循环0/1复位赋值，当芯片使用密钥时，密钥使用通路切换至输入密钥，由于密钥使用通路所有敏感逻辑门的敏感晶体管循环进行光子辐射，在不同的输入密钥情况下对外呈现是相同的积分光子辐射图像，攻击者无法根据光子辐射图像判断逻辑门的最终状态，从而确保芯片不被光电探测所破解。
- 处理电路、控制系统及控制方法-202211608149.9
- 林宗民 - 新唐科技股份有限公司
- 2022-12-14 - 2023-06-30 - G06F21/76
- 本申请公开一种处理电路、控制系统及控制方法；其中，所述处理电路包括一属性设定电路、一控制电路以及一组合电路。属性设定电路根据一第一周边设定，设定第一周边电路的安全层级，根据一第二周边设定，设定第二周边电路的安全层级，并产生一第三访问属性。控制电路根据一输出，决定输入输出端口的安全层级。当输入输出端口的操作模式为通用输入输出模式时，组合电路根据第三访问属性产生输出。当输入输出端口的操作模式并非通用输入输出模式时，组合电路根据第一访问属性或第二访问属性产生输出。本发明可以提高周边电路的安全性。
- 基于无监督学习的硬件木马检测系统和信息数据处理方法-202110658737.2
- 史江义;张焱;李康;潘伟涛;董勐;王杰;温聪;陈嘉伟 - 西安电子科技大学
- 2021-06-15 - 2023-06-23 - G06F21/76
- 本发明属于硬件安全技术领域，公开了一种基于无监督学习的硬件木马检测系统和信息数据处理方法，通过分析电路结构和木马电路运行逻辑，提出木马检测需要的特征；结合随机森林、相关性矩阵和平行坐标图分析特征的重要程度，对特征进行筛选，得到最佳特征集；采用主成分分析PCA方法对高维数据特征进行降维；采用降维后的数据训练Isolation Forest无监督模型，得到最佳训练模型；采用测试数据进行测试，根据测试结果计算准确度等参数，评估模型。本发明在减少数据维度的同时保留了数据的绝大部分信息，有效提高准确度，减少训练时间，同时使用无监督学习的方法，解决硬件木马检测领域标签值不易获得甚至无法获得的难题。
- 金钥产生装置及方法-201810243005.5
- 林孟弘;何家骅;吴伯伦 - 华邦电子股份有限公司
- 2018-03-23 - 2023-06-23 - G06F21/76
- 本发明提出了一种金钥产生装置及方法，该金钥产生装置包括一第一存取电路、一第一运算电路以及一第一验证电路。在一写入期间，第一存取电路写入一第一预设数据至一第一电阻式存储单元。在一随机化程序后，第一存取电路读取流经第一电阻式存储单元的一第一电流。第一运算电路对第一电流进行计算，用以产生一第一计算结果。第一验证电路根据第一计算结果，产生一第一密码。
- 一种基于FPGA的SM4加密异构加速系统-202310206827.7
- 邵雨洁 - 苏州宏存芯捷科技有限公司
- 2023-03-07 - 2023-06-16 - G06F21/76
- 本发明涉及一种基于FPGA的SM4加密异构加速系统，属于计算机硬件加速技术领域。系统包括SM4加密模块、HOST‑FPGA通讯模块和OpenSSL拓展模块。SM4加密模块基于FPGA实现，包括加密模块和密钥扩展模块。HOST‑FPGA通讯模块基于PCIe实现，包括主机端和FPGA端。其中，主机端用于数据收发；FPGA端通过数据收发模块、连接模块、DDR4模块、控制模块和FIFO缓存模块，实现数据的接收、处理和发送。OpenSSL拓展模块基于引擎机制，使OpenSSL能够透明调用硬件SM4加密方法。本发明具有功耗低、速度快、易于开发等优点，适用范围广，方便使用和推广。
- 一种规模化芯片网表级硬件木马检测方法-202210319027.1
- 王坚;熊江涛;李桓;郭世泽;李玉柏;陈哲 - 电子科技大学
- 2022-03-29 - 2023-05-09 - G06F21/76
- 本发明公开了一种规模化芯片网表级硬件木马检测方法，该方法首先提取芯片网表的节点信息，并将网表根据寄存器划分为多个组合电路模块，然后根据芯片电路结构计算每一个节点的电路深度，并根据电路深度初始化每一个模块输入节点的特征值，接着利用多线程提取这些模块中每个节点的可控性和可观察性特征值，最后将每个节点对应的特征值输入到k‑means聚类网络中进行聚类分析。本发明分别对每个模块进行特征值计算，可大大缩短检测时间；并将所有节点的特征值向量输入到K‑means神经网络中聚类判断芯片中是否含有硬件木马，可有效提高大规模芯片的木马检测时间效率。
- 硬件木马抑制装置及其操作方法-202010221863.7
- 何盈杰;杨金澔;唐登彦 - 威锋电子股份有限公司
- 2020-03-26 - 2023-05-09 - G06F21/76
- 一种硬件木马抑制装置及其操作方法。硬件木马抑制装置被配置于第一电路的输出端与第二电路的输入端之间的数据传输路径中。硬件木马抑制装置包括多路复用器、任意图案发生器以及监控电路。多路复用器的第一输入端耦接至第一电路的输出端。多路复用器的输出端耦接至第二电路的输入端。任意图案发生器耦接至多路复用器的第二输入端，以提供伪随机数据。监控电路耦接至多路复用器的控制端。监控电路被配置为监视数据传输路径的数据活动情况，以及依照数据活动情况来控制多路复用器的路由。
- 一种面向FPGA芯片的网表环路识别方法-202010167733.X
- 王坚;李桓;杨鍊;陈哲;郭世泽 - 电子科技大学
- 2020-03-11 - 2023-05-05 - G06F21/76
- 本发明公开了一种面向FPGA芯片的网表环路识别方法，包括以下步骤：S1：提取FPGA芯片的网表文件；S2：建立有向图模型；S3：结合栈结构对有向图模型进行深度优先遍历，识别有向图模型的环路；S4：识别嵌套环路；S5：基于嵌套环路，利用分步循环聚合策略提取聚合环路，得到FPGA芯片的网表环路识别结果。本发明提出了一种新型的FPGA芯片网表环路识别方法。该网表环路识别方法利用构建有向图模型，对其进行识别；同时提出了嵌套环路的概念，对网表中的嵌套环路进行识别；最后提出了分布循环聚合的策略，识别有向图模型中的聚合环路。该识别方法操作简单，能够保证对网表环路的正确识别。
- 密码运算处理方法、装置、系统及度量信任链构建方法-201810998169.9
- 付颖芳;肖鹏 - 阿里巴巴集团控股有限公司
- 2018-08-29 - 2023-05-02 - G06F21/76
- 本发明公开了一种密码运算处理方法、装置、系统及度量信任链构建方法。其中，该方法包括：密码运算芯片接收到密码运算请求；密码运算芯片采用密码运算度量根对密码运算算法固件进行度量，得到第一度量结果，并将得到的第一度量结果发送给安全芯片；密码运算芯片接收到安全芯片反馈的比较结果，其中，比较结果为安全芯片确定的第一度量结果与预先存储的第二度量结果是否相同的结果；密码运算芯片在比较结果为相同的情况下，执行密码运算。本发明解决了相关技术中无法对密码运算算法固件进行度量，导致密码运算可信度较低的技术问题。
- 基于FPGA的数字签名验证优化方法及系统-202211732903.X
- 王朝丙;柳兴邹;房礼国;胡浩 - 中国人民解放军战略支援部队信息工程大学
- 2022-12-30 - 2023-04-28 - G06F21/76
- 本发明涉及信息安全技术领域，特别涉及一种基于FPGA的数字签名验证优化方法及系统，用于依据预设数据特征规则对数据仓库人员信息进行管理，通过在FPGA结构中部署电路逻辑配置文件，所述电路逻辑配置文件用于使所述FPGA结构实现为SM2数字签名算法并行处理运算提供可信执行环境；获取待处理数据，并对SM2算法参数进行初始化处理；针对待处理数据，利用SM2算法通过调用FPGA结构进行并行处理运算，并依据并行处理运算结果来生成SM2数字签名数据或验证结果。本发明利用FPGA结构来实现SM2数字签名认证中大规模运算，提升整体签名认证效率，采用多路模运算并行架构对点运算进行优化，节约运算资源，通用性、可扩展性强，便于在智能家居等领域中的实际应用。
- 芯片级安全存储与存取系统及方法-201811339601.X
- 宋永华;蔡尚达;韩洪征;杨岭 - 博流智能科技（南京）有限公司
- 2018-11-12 - 2023-03-31 - G06F21/76
- 本发明揭示了一种芯片级安全存储与存取系统及方法，所述系统包括应用模块、存储模块，应用模块连接存储模块；所述应用模块包括至少两个应用单元、至少两个存储控制模块，各应用单元连接对应的存储控制模块；所述存储模块包括至少两个物理信道、至少两个用户数据，各物理信道连接对应的用户数据，利用各个物理信道相互隔离的特性,把每个用户的用户数据分开；各物理信道连接对应的存储控制模块。本发明提出的芯片级安全存储与存取系统及方法，可提高数据存储和存取的安全性。
- 基于工艺偏差修正和特征匹配的硬件木马侧信道检测方法-202211572902.3
- 周婉婷;李磊 - 电子科技大学长三角研究院（湖州）
- 2022-12-08 - 2023-03-28 - G06F21/76
- 本发明公开一种基于工艺偏差修正和特征匹配的硬件木马侧信道检测方法，应用于硬件安全和集成电路领域。本发明提出了利用实测数据对功耗模型的电路节点特征进行学习，并对电路功耗轨迹进行预测，提出一种基于工艺偏差修正和特征匹配的硬件木马侧信道检测方法；并将硬件木马的判决机制与电路特征有机的结合在一起，对硬件木马进行判别。使用机器学习的最大相对误差值来衡量模型匹配度与纯净电路的最大相对误差值一起构造决策阈值。对超出门限范围的测试数据，认为硬件中含有硬件木马电路。
- 基于集成芯片的数据处理方法、计算机设备、存储介质-201810596085.2
- 付颖芳;肖鹏 - 阿里巴巴集团控股有限公司
- 2018-06-11 - 2023-03-28 - G06F21/76
- 本申请实施例公开了一种基于集成芯片的数据处理方法。所述方法包括：将可信计算芯片的计算信息提供给高速加密芯片，基于计算信息，调用高速加密芯片进行数据加密或可信计算，使得将两种芯片集成后，可信计算和数据加密这两种安全计算可以共用统一的计算信息，相比于集成前各用一套计算信息来说，减少了相应的硬件成本和管理成本，并且对于数据加密功能来说，可信计算芯片在功能的完整性和可靠性上高于高速加密芯片，由可信计算芯片存储计算信息可以提高数据加密的安全性，而对于可信计算功能来说，增加了对于高速加密芯片的计算能力的利用，提高了可信计算的计算效率。
- 专利分类
