[发明专利]集成电路的制造方法及其结构在审
| 申请号： | 201810536752.8 | 申请日： | 2018-05-30 |
| 公开（公告）号： | CN108766899A | 公开（公告）日： | 2018-11-06 |
| 发明（设计）人： | 叶康;王昌锋;廖端泉 | 申请（专利权）人： | 上海华力集成电路制造有限公司 |
| 主分类号： | H01L21/60 | 分类号： | H01L21/60;H01L23/528 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 郭四华 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成电路制造方法，涉及集成电路技术，包括：步骤S1，提供晶圆，晶圆包括衬底和第一层绝缘层，第一层绝缘层位于衬底上；步骤S2，在第一层绝缘层之上形成一晶体管的漏极和源极；步骤S3，在第一层绝缘层之上形成晶体管的栅极及被动元件的至少一金属布线；步骤S4，形成第二层绝缘层，第二层绝缘层包围晶体管及第一层绝缘层之上的至少一金属布线；步骤S5，在第二层绝缘层内形成多个连接孔，多个连接孔的一端连接第一层绝缘层之上的至少一金属布线；以及步骤S6，在第二层绝缘层之上形成被动元件的至少一金属布线，多个连接孔的另一端连接第二层绝缘层之上的至少一金属布线，以形成至少一被动元件，以提高被动元件的性能。 | ||
| 搜索关键词： | 绝缘层 第一层 金属布线 被动元件 连接孔 晶体管 一端连接 衬底 晶圆 集成电路技术 集成电路制造 漏极 源极 集成电路 包围 制造 | ||
【主权项】：
1.一种集成电路的制造方法，其特征在于，包括：步骤S1，提供一晶圆，晶圆包括衬底和第一层绝缘层，其中所述第一层绝缘层位于所述衬底上；步骤S2，在所述第一层绝缘层之上形成一晶体管的漏极和源极；步骤S3，在所述第一层绝缘层之上形成所述晶体管的栅极及被动元件的至少一金属布线；步骤S4，形成第二层绝缘层，所述第二层绝缘层包围所述晶体管及第一层绝缘层之上的所述至少一金属布线；步骤S5，在所述第二层绝缘层内形成多个连接孔，其中所述多个连接孔的一端连接第一层绝缘层之上的所述至少一金属布线；以及步骤S6，在所述第二层绝缘层之上形成被动元件的至少一金属布线，且所述多个连接孔的另一端连接第二层绝缘层之上的所述至少一金属布线，以形成至少一被动元件。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力集成电路制造有限公司，未经上海华力集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810536752.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
