[发明专利]半导体器件及制造半导体器件的方法在审

专利信息
申请号: 201810374912.3 申请日: 2018-04-24
公开(公告)号: CN108735759A 公开(公告)日: 2018-11-02
发明(设计)人: 阿部真一郎 申请(专利权)人: 瑞萨电子株式会社
主分类号: H01L27/11563 分类号: H01L27/11563;H01L27/11568
代理公司: 北京市金杜律师事务所 11256 代理人: 李辉
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 构成存储单元的栅极绝缘膜的最上层的绝缘膜包含氧化硅膜,并且是添加金属或金属氧化物的层。绝缘膜的形成步骤包括以下步骤:形成氧化硅膜;以及通过溅射工艺将金属或金属氧化物以原子或分子状态添加到氧化硅膜上。金属的氧化物的介电常数高于氧化硅的介电常数,并且金属氧化物的介电常数高于氧化硅的介电常数。高K添加层因此用作构成存储单元的栅极绝缘膜的绝缘膜,从而可以保持阈值电压的高饱和水平同时减小驱动电压(用于擦除或写入的施加电压),这带来存储单元的可靠性的提高。
搜索关键词: 介电常数 存储单元 氧化硅膜 绝缘膜 金属或金属氧化物 半导体器件 栅极绝缘膜 氧化硅 金属氧化物 分子状态 驱动电压 施加电压 阈值电压 高饱和 添加层 最上层 氧化物 擦除 减小 溅射 写入 金属 制造
【主权项】:
1.一种半导体器件,包括:半导体衬底;以及非易失性存储器单元,被设置在所述半导体衬底的第一区域中,其中所述非易失性存储器单元包括:第一栅极电极,被设置在所述半导体衬底之上;以及第一绝缘膜,被形成在所述第一栅极电极与所述半导体衬底之间,并且在内部具有电荷存储部分;其中所述第一绝缘膜包括:第一膜,包括形成在所述半导体衬底之上的氧化硅膜;第二膜,包括形成在所述第一膜之上的氮化硅膜,并且所述第二膜用作所述电荷存储部分;以及第三膜,形成在所述第二膜之上并且包含氧化硅膜,其中所述第三膜包括:氧化硅膜,以及以原子或分子状态而被添加到所述氧化硅膜上的金属和金属氧化物之一,其中所述金属的氧化物具有比氧化硅的介电常数高的介电常数,并且其中所述金属氧化物具有比氧化硅的介电常数高的介电常数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810374912.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top