[发明专利]半导体器件及其制造方法

摘要

本发明的实施例提供了一种半导体器件及其制造方法。一种半导体器件包括非易失性存储器。非易失性存储器包括设置在衬底上的第一介电层、设置在介电层上的浮置栅极、控制栅极、设置在浮置栅极和控制栅极之间并且具有氧化硅层、氮化硅层以及氧化硅和氮化硅的多层中的一种的第二介电层，以及擦除栅极和选择栅极。擦除栅极和选择栅极包括底部多晶硅层和上部金属层的堆叠件。

主权项

1.一种用于制造包括非易失性存储器的半导体器件的方法，所述方法包括：

形成单元结构，所述单元结构包括：

堆叠结构，包括设置在第一介电层上方的第一多晶硅层，设置在所述第一多晶硅层上方的第二介电层，和设置在所述第二介电层上方的第二多晶硅层；和

第三多晶硅层，设置在所述堆叠结构的两侧处；

至少部分地去除所述第三多晶硅层，从而形成擦除栅极空隔和选择栅极空隔；以及

在所述擦除栅极空隔和所述选择栅极空隔中形成导电材料。

2.根据权利要求1所述的方法，其中，形成所述单元结构包括：

在衬底上方形成所述第一介电层；

在所述第一介电层上方形成用于所述第一多晶硅层的第一多晶硅膜；

在所述第一多晶硅膜上方形成用于所述第二介电层的第二介电膜；

在所述第二介电膜上方形成用于所述第二多晶硅层的第二多晶硅膜；

图案化所述第二多晶硅膜，从而形成所述第二多晶硅层；

在形成所述第二多晶硅层之后，图案化所述第二介电膜和所述第一多晶硅膜，从而形成所述堆叠结构；

在所述堆叠结构的两侧处形成用于所述第三多晶硅层的第三多晶硅膜；以及

对所述堆叠结构和所述第三多晶硅膜实施平坦化操作，从而形成所述第三多晶硅层。

3.根据权利要求2所述的方法，还包括：在图案化所述第二多晶硅膜之后并且在图案化所述第二介电膜和所述第一多晶硅膜之前，在所述第二多晶硅层的两侧处形成第一侧壁间隔件。

4.根据权利要求3所述的方法，还包括：在图案化所述第二介电膜和所述第一多晶硅膜之后，形成第二侧壁间隔件。

5.根据权利要求4所述的方法，其中，所述第一侧壁间隔件包括ONO膜，所述ONO膜具有夹置在两个氧化硅层中间的氮化硅层。

6.根据权利要求1所述的方法，其中：

当至少部分地去除所述第三多晶硅层时，还去除所述第二多晶硅层，从而形成控制栅极空隔，以及

在所述控制栅极间隔中还形成所述导电材料。

7.一种制造半导体器件的方法，其中，所述半导体器件包括设置在存储器单元区中的非易失性存储器和设置在逻辑电路区中的场效应晶体管，所述方法包括：

在所述存储器单元区中形成用于所述非易失性存储器的单元结构，所述单元结构包括：

堆叠结构，包括设置在第一介电层上方的第一多晶硅层，设置在所述第一多晶硅层上方的第二介电层，和设置在所述第二介电层上方的第二多晶硅层；和

第三多晶硅层，设置在所述堆叠结构的两侧处；

在所述逻辑电路区中形成用于所述场效应晶体管的伪栅极结构，所述伪栅极结构包括：

栅极介电层，设置在衬底上方；和

伪逻辑栅极，由多晶硅制成并且设置在所述栅极介电层上方；

至少部分地去除所述第三多晶硅层和所述伪逻辑栅极，从而在所述存储器单元区中形成擦除栅极空隔和选择栅极空隔以及在所述逻辑电路区中形成逻辑栅极空隔；以及

在所述擦除栅极空隔、所述选择栅极空隔和所述逻辑栅极空隔中形成导电材料。

8.根据权利要求7所述的方法，其中：

形成所述单元结构包括：

在衬底上方形成所述第一介电层；

在所述第一介电层上方形成用于所述第一多晶硅层的第一多晶硅膜；

在所述第一多晶硅膜上方形成用于所述第二介电层的第二介电膜；

在所述第二介电膜上方形成用于所述第二多晶硅层的第二多晶硅膜；

图案化所述第二多晶硅膜，从而形成所述第二多晶硅层；

在形成所述第二多晶硅层之后，图案化所述第二介电膜和所述第一多晶硅膜，从而形成所述堆叠结构；

在所述堆叠结构的两侧处形成用于所述第三多晶硅层的第三多晶硅膜，以及

形成所述伪栅极结构包括：

在形成存储器单元结构之后，用覆盖层覆盖所述存储器单元区，

所述存储器单元区被所述覆盖层覆盖，

在所述衬底上方形成所述栅极介电层；

在所述栅极介电层上方形成用于所述伪逻辑栅极的第四多晶硅膜；和

图案化所述第四多晶硅膜，从而形成所述伪逻辑栅极；以及

在形成所述伪栅极结构之后，去除所述覆盖层。

9.根据权利要求8所述的方法，其中：

所述栅极介电层包括Hf、Y、Ta、Ti、Al和Zr的一种或多种氧化物，以及

所述方法还包括在所述栅极介电层和第四多晶硅层之间形成过渡金属氮化物层。

10.一种包括非易失性存储器的半导体器件，所述非易失性存储器包括：

第一介电层，设置在衬底上；

浮置栅极，设置在所述介电层上；

控制栅极；

第二介电层，设置在所述浮置栅极和所述控制栅极之间，并且所述第二介电层具有氧化硅层、氮化硅层以及氧化硅和氮化硅的多层中的一种；以及

擦除栅极和选择栅极，其中：

所述擦除栅极和所述选择栅极包括底部多晶硅层和上部金属层的堆叠件。