[发明专利]一种深槽超结DMOS器件有效
| 申请号： | 201710668240.2 | 申请日： | 2017-08-07 |
| 公开（公告）号： | CN107516679B | 公开（公告）日： | 2020-02-04 |
| 发明（设计）人： | 任敏;罗蕾;李佳驹;李泽宏;高巍;张金平;张波 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L29/06 |
| 代理公司： | 51232 成都点睛专利代理事务所(普通合伙) | 代理人： | 葛启函 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出了一种深槽超结DMOS器件，属于功率器件领域。本发明通过在传统超结DMOS器件中引入深槽栅结构，并合理设置深槽栅结构中介质层的复合交界面以固定雪崩击穿点，由于介质层中复合交界面在远离体区处引入电场峰值，而载流子必然会选择电阻最小的路径，进而达到有效改变发生雪崩击穿时超结DMOS器件的雪崩击穿电流路径，使雪崩击穿电流远离寄生BJT管的基区电阻，从而避免寄生BJT管的发射极正偏而造成的BJT管的开启，增强超结DMOS器件的钪UIS失效能力，提高器件在非箝位电感负载应用中的可靠性。 | ||
| 搜索关键词： | 一种 深槽超结 dmos 器件 | ||
【主权项】：
1.一种深槽超结DMOS器件，包括自下而上依次层叠设置的金属化漏极(1)、第一导电类型半导体掺杂衬底(2)、第一导电类型半导体掺杂漂移区和金属化源极(12)；金属化漏极(1)位于第一导电类型半导体掺杂衬底(2)的背面，第一导电类型半导体掺杂漂移区位于第一导电类型半导体掺杂衬底(2)的正面；第二导电类型半导体体区(9)位于第一导电类型半导体掺杂漂移区的顶部两侧，第二导电类型半导体体区(9)内具有相互独立且相邻的第一导电类型半导体掺杂源区(10)和第二导电类型半导体掺杂接触区(11)；第二导电类型半导体掺杂柱区(5)位于第一导电类型半导体掺杂漂移区的底部两侧，两侧的第二导电类型半导体掺杂柱区(5)之间还具有与之形成超结结构的第一导电类型半导体掺杂柱区(3)；两侧的第二导电类型半导体体区(9)之间还具有深槽栅，所述深槽栅的上表面与金属化源极(12)相接触，所述深槽栅的下表面与第一导电类型半导体掺杂柱区(3)的上表面相接触，所述深槽栅包括介质层和埋设于所述介质层内的多晶硅栅电极(6)，所述多晶硅栅电极(6)上表面的结深小于其两侧的第一导电类型半导体掺杂源区(10)下表面的结深，所述多晶硅栅电极(6)下表面结深大于其两侧的第二导电类型半导体体区(9)下表面的结深；其特征在于：/n所述介质层的上、下表面均与深槽栅的上、下表面重合，所述介质层包括第一介质层(8)和层叠于所述第一介质层(8)之上的第二介质层(7)形成的复合结构，所述第一介质层(8)的相对介电常数小于所述第二介质层(7)的相对介电常数，且两个介质层(7、8)形成的复合交界面远离第二导电类型半导体体区(9)且靠近第二导电类型半导体掺杂柱区(5)设置；/n所述深槽栅与其两侧的第二导电类型半导体掺杂柱区(5)之间还具有第一导电类型半导体掺杂区(4)，所述第一导电类型半导体掺杂区(4)的下表面与深槽栅的下表面重合，所述第一导电类型半导体掺杂区(4)的上表面与第二导电类型半导体体区(9)的部分下表面重合。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710668240.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种蔬菜种植大棚湿度自动化控制系统
- 下一篇：一种拆分式多功能生态垫
- 同类专利
- 专利分类
