[发明专利]半导体装置及其制造方法有效
| 申请号： | 201710196972.6 | 申请日： | 2017-03-29 |
| 公开（公告）号： | CN107424982B | 公开（公告）日： | 2022-09-20 |
| 发明（设计）人： | 德光成太;藤井宏基 | 申请（专利权）人： | 瑞萨电子株式会社 |
| 主分类号： | H01L23/58 | 分类号： | H01L23/58;H01L29/06;H01L21/74 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 高培培;车文 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置及其制造方法。在半导体装置(SD)形成有由元件分离绝缘膜(DTI1)规定的高耐压NMOS晶体管形成区域(HVNR)、由元件分离绝缘膜(DT2)规定的CMOS晶体管形成区域(CMR)、及基板接触部(CLD)。基板接触部(CLD)以从主表面侧到达比元件分离绝缘膜(DTI)的底部深的位置的方式形成在位于高耐压NMOS晶体管形成区域(HVNR)与元件分离绝缘膜(DT2)之间的半导体基板(SUB)的区域。基板接触部(CLD)从深度(D1)至深度(D2)与半导体基板(SUB)接触。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
一种半导体装置，其中，具备：半导体基板，具有主表面；第一元件形成区域，由从所述主表面到达第一深度的第一绝缘分离部来规定；第一半导体元件，形成于所述第一元件形成区域；第二元件形成区域，与所述第一元件形成区域隔开距离地配置，由从所述主表面到达所述第一深度的第二绝缘分离部来规定；第二半导体元件，形成于所述第二元件形成区域；及基板接触部，以从所述主表面侧到达比所述第一深度深的第二深度的方式形成在位于所述第一元件形成区域与所述第二元件形成区域之间的所述半导体基板的区域，从所述第一深度至所述第二深度与所述半导体基板接触。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社，未经瑞萨电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710196972.6/，转载请声明来源钻瓜专利网。
- 上一篇：具有埋入式噪声屏蔽墙的封装基板
- 下一篇：一种检测试剂盒
