[发明专利]半导体装置及其制造方法

说明书

一种半导体装置及其制造方法。在半导体装置(SD)形成有由元件分离绝缘膜(DTI1)规定的高耐压NMOS晶体管形成区域(HVNR)、由元件分离绝缘膜(DT2)规定的CMOS晶体管形成区域(CMR)、及基板接触部(CLD)。基板接触部(CLD)以从主表面侧到达比元件分离绝缘膜(DTI)的底部深的位置的方式形成在位于高耐压NMOS晶体管形成区域(HVNR)与元件分离绝缘膜(DT2)之间的半导体基板(SUB)的区域。基板接触部(CLD)从深度(D1)至深度(D2)与半导体基板(SUB)接触。

技术领域

本发明涉及半导体装置及其制造方法，例如，能够良好地利用于具备向半导体基板的基板接触部的半导体装置。

背景技术

在搭载于机动车的半导体装置上，形成有例如CMOS(Complementary Metal OxideSemiconductor：互补金属氧化物半导体)晶体管、高耐压NMOS晶体管、高耐压PMOS晶体管及双极晶体管等各种半导体元件。这些半导体元件形成于半导体基板的元件形成区域。元件形成区域由形成于半导体基板的元件分离绝缘膜来规定。

另外，在这样的半导体装置中，形成有用于将半导体基板固定成规定的电位的基板接触部。基板接触部配置在元件形成区域的外侧的区域。作为公开了这样的基板接触部的专利文献的一例，存在专利文献1(日本特开2015-37099号公报)。

发明内容

在半导体装置的制造工艺中，为了吸附金属污染而在半导体基板上生成微小缺陷(BMD：Bulk Micro Defect)。为了生成微小缺陷而向半导体基板预先导入氧。导入的氧通过热处理等而作为SiO₂向晶格间析出。

当半导体基板中的氧浓度降低时，在一个半导体元件中产生的载流子(电子或空穴)的寿命变长。因此，在半导体基板中扩散的距离变长，发明者们确认到该扩散的载流子会作为泄漏电流而对其他的半导体元件的动作造成影响的情况。

一实施方式的半导体装置具备：半导体基板；形成有第一半导体元件的第一元件形成区域；形成有第二半导体元件的第二元件形成区域；基板接触部。第一元件形成区域由从半导体基板的主表面到达第一深度的第一绝缘分离部来规定。第二元件形成区域与第一元件形成区域隔开距离地配置，由从主表面到达第一深度的第二绝缘分离部来规定。基板接触部以从主表面侧到达比第一深度深的第二深度的方式形成在位于第一元件形成区域与第二元件形成区域之间的半导体基板的区域，从第一深度至第二深度与半导体基板接触。

另一实施方式的半导体装置的制造方法包含以下的工序。形成从半导体基板的主表面到达第一深度的对第一元件形成区域进行规定的第一分离槽及对第二元件形成区域进行规定的第二分离槽，并形成位于第一分离槽与第二分离槽之间的从半导体基板的主表面到达第一深度的开口。以埋入第一分离槽、第二分离槽及开口的方式形成绝缘膜，由此在第一分离槽内形成第一绝缘分离部并且在第二分离槽内形成第二绝缘分离部。对埋入开口的绝缘膜的部分和半导体基板依次实施加工，由此形成贯通绝缘膜并到达比第一深度深的第二深度的接触开口。在接触开口形成导电体，由此形成在从第一深度到达第二深度的部分导电体与半导体基板接触的基板接触部。

根据一实施方式的半导体装置，能够抑制与泄漏(leak)电流相伴的半导体元件的误动作。

根据另一实施方式的半导体装置的制造方法，能够制造出抑制与泄漏电流相伴的半导体元件的误动作的半导体装置。

其他的课题和新的特征根据本说明书的记述及附图而明确可知。

附图说明

图1是实施方式1的半导体装置的局部俯视图。

图2是在该实施方式中表示图1所示的剖面线II-II处的半导体基板的构造的剖视立体图。

图3是在该实施方式中的图1所示的剖面线II-II处的半导体装置的剖视图。