|
钻瓜专利网为您找到相关结果 365个,建议您 升级VIP下载更多相关专利
- [发明专利]一种芯片堆叠结构及其封装工艺-CN202311105832.5在审
-
谭小春
-
合肥矽迈微电子科技有限公司
-
2023-08-30
-
2023-10-13
-
H01L23/58
- 本发明申请公开了一种芯片堆叠结构及其封装工艺,包括封装层,所述封装层内包封有裸片,所述裸片上设有电性引出端,所述封装层中还包封有:保护件,所述保护件上下两面连接有金属块,所述保护件上方的金属块与裸片电性连接,所述保护件下方的金属块底面与封装层齐平并暴露,保护件减小裸片电性浪涌;焊盘,所述焊盘与保护件下方的金属块共面并暴露于封装层;布线层,所述布线层电性连接裸片的电性引出端至焊盘,本申请有效降低浪涌,保护后级电路,保护件与裸片堆叠后整体封装,代替传统电阻和裸片分别封装,占用贴装空间大幅度减小,而且工艺简单,减少布线量,工艺和后续维护成本降低,结构稳定,散热面积大。
- 一种芯片堆叠结构及其封装工艺
- [发明专利]一种封装结构、方法及电子设备-CN202310802725.1有效
-
请求不公布姓名
-
成都爱旗科技有限公司
-
2023-07-03
-
2023-10-13
-
H01L23/58
- 本申请公开一种封装结构、方法及电子设备,涉及射频、数模混合封装技术领域。封装结构包括:封装框架,以及在所述封装框架四个顶角分别排布的目标地管脚;四个所述目标地管脚与片外地网络引脚短路电接触;改变了回流路径,使得信号与其回流形成的环路面积显著减小,干扰信号和敏感信号无源链路之间的隔离度显著提升,可以改善信号质量;所述封装框架包括待封装芯片对应的干扰信号管脚和敏感信号管脚;在所述目标地管脚对应的所述封装框架的顶角区域设置有至少三根地网络打线,以隔离封装相邻两侧边信号之间的电磁场干扰,进一步提升干扰信号和敏感信号之间的隔离度并改善高速、高频信号质量。
- 一种封装结构方法电子设备
- [实用新型]半导体器件-CN202320139530.9有效
-
陈敏腾
-
福建省晋华集成电路有限公司
-
2023-01-18
-
2023-06-23
-
H01L23/58
- 本申请公开一种半导体器件,包括:衬底,所述衬底内设有被绝缘层分离的多个第一导电接触垫;位于所述衬底上多个凸柱;位于相邻的两个所述凸柱之间的半导体结构,所述半导体结构与所述第一导电接触垫接触,所述半导体结构包括覆盖所述第一导电接触垫上表面及各个所述凸柱侧壁的第一U型导电层、位于所述第一U型导电层内部的第二U型导电层、设于所述第二U型导电层内的第一介质层、以及位于所述第一介质层上方的第二导电接触垫。本申请能够抑制半导体器件中的漏电问题,提升半导体性能。
- 半导体器件
|