[发明专利]半导体存储器单元多写避免编码装置、系统和方法

摘要

本发明涉及半导体存储器单元多写避免编码装置、系统和方法，公开要被写入到存储器位置(205)的数据字(215)以多写避免(“MWA”)码字进行增量编码。MWA码字导致不将包含逻辑“0”的单个位存储单元重写为“0”状态，并且不将逻辑“1”重写到已经被写入一次逻辑“1”的单元。由差字DELTA_D(228A、228B)编索引存储在查找表(“LUT”)(235)中的潜在的MWA码字(236)。DELTA_D(228A、228B)表示当前存储在存储器位置(205)处的数据字(212)和要被存储在存储器位置(205)处的新的数据字(“NEW_D”)(215)之间的逐位差(“增量”)。如果MWA码字没有违反多写避免的原理，则验证和选择逻辑(245)选择表示要被写入的NEW_D(215)的MWA码字。一些实施例使用模式生成器而不是从LUT(235)中索引MWA码字来生成MWA码字。

主权项

一种半导体存储器单元多写避免编码装置，即半导体存储器单元MWA编码装置，其包括：存储器单元复位避免解码器，即MCRA解码器，其接收来自半导体存储器阵列中的存储单元的子集的现有的(2^m)‑1位宽MWA码字(“OLD_C”)，所述OLD_C表示现有的m位数据字(“OLD_D”)，所述MCRA解码器对所述OLD_C解码以确定所述OLD_D；二维增量编码查找表，即二维增量编码LUT，其通信地耦接到所述MCRA解码器以由DELTA_D进行索引，所述DELTA_D是m位字，所述DELTA_D的每个设置位表示在所述OLD_D和要被编码为NEW_C且被存储在所述半导体存储阵列中的所述存储单元的子集中的NEW_D之间的对应的位位置处的状态改变，增量编码LUT存储对应于每个可能的DELTA_D的多个潜在的差码字DELTA_C(I)，每个DELTA_C(I)的每个设置位表示在所述OLD_C和所述NEW_C之间对应的位位置处的状态改变，所述多个差码字DELTA_C(I)中的至少一个满足没有位设置在位在所述OLD_C中被设置的位位置处的MWA要求；以及DELTA_C有效性测试和选择逻辑，其通信地耦接到所述增量编码LUT，以确定如果有所述DELTA_C(I)，所述DELTA_C(I)中的哪些满足所述MWA要求，并且以使得通过满足所述MWA要求且被命名为“DELTA_C”的所述DELTA_C(I)中的选择的一个，能够进行存储单元的集合中的OLD_C的更新。