[发明专利]掩膜层结构、半导体器件及其制造方法

摘要

本发明提供一种掩膜层结构、半导体器件及其制造方法，该掩膜层结构包括：衬底以及形成于衬底上的核掩膜层图案，核掩膜层图案包括：沿第一方向延伸且间隔设置的若干第一子核掩膜层图案；一端与一第一子核掩膜层图案的侧壁连接的第二子核掩膜层图案，且第二子核掩膜层图案沿第二方向延伸，第二子核掩膜层图案的另一端不与任一第一子核掩膜层图案连接；第二子核掩膜层图案的两侧分别设置有若干间隔的第三子核掩膜层图案和第四子核掩膜层图案，每个第三子核掩膜层图案和所述第四子核掩膜层图案均沿第一方向延伸，第四子核掩膜层图案与所述第二子核掩膜层图案之间间隔。本发明的掩膜层结构可以使得套刻精度和关键尺寸的裕度增大，进而增加工艺窗口。

主权项

一种基于自对准双图案的掩膜层结构，其特征在于，包括：衬底，以及形成于衬底上的核掩膜层图案，所述核掩膜层图案包括：沿第一方向延伸且间隔设置的若干第一子核掩膜层图案；一端与一所述第一子核掩膜层图案的侧壁连接的第二子核掩膜层图案，且所述第二子核掩膜层图案沿第二方向延伸，所述第二方向与所述第一方向垂直，所述第二子核掩膜层图案的另一端不与任一所述第一子核掩膜层图案连接；所述第二子核掩膜层图案的一侧设置有若干间隔的第三子核掩膜层图案，另一侧设置有若干间隔的第四子核掩膜层图案，其中，所述第三子核掩膜层图案和所述第四子核掩膜层图案一一相对，且每个所述第三子核掩膜层图案和所述第四子核掩膜层图案均沿所述第一方向延伸，所述第四子核掩膜层图案与所述第二子核掩膜层图案之间间隔。