[实用新型]金属层-绝缘层-金属层电容器有效
| 申请号： | 201520800265.X | 申请日： | 2015-10-13 |
| 公开（公告）号： | CN205069629U | 公开（公告）日： | 2016-03-02 |
| 发明（设计）人： | 张智侃;陈俭;张斌 | 申请（专利权）人： | 格科微电子(上海)有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L21/02 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本实用新型提供一种金属层-绝缘层-金属层电容器，适于用于集成电路的片内电容，包括：第一金属层；位于第一金属层表面的第一介质层，第一介质层上定义有电容器区域；位于电容区域的第一介质层中的若干通孔或沟槽，通孔或沟槽暴露出第一金属层表面；于第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成的电容下极板、电容介质层、电容上极板；填充于通孔或沟槽中的导电塞层；位于第一介质层上的第二金属层。通过采用立体结构的MIM电容器，增加了电容上、下极板相对应的有效电极面积，提高了电容密度，可在有限的芯片面积上实现较大的电容值，满足了LCD驱动电路、RFCMOS电路等大电容集成电路的需求，适于应用于集成电路的片内电容。 | ||
| 搜索关键词： | 金属 绝缘 电容器 | ||
【主权项】：
一种金属层‑绝缘层‑金属层电容器，适于应用于集成电路的片内电容，其特征在于，包括：第一金属层；位于第一金属层表面的第一介质层，所述第一介质层上定义有电容区域；位于电容区域的所述第一介质层中的若干通孔或沟槽，所述通孔或沟槽暴露出第一金属层表面；于所述第一介质层表面、通孔或沟槽的侧壁以及暴露出的第一金属层表面依次形成的电容下极板、电容介质层、电容上极板；填充于所述通孔或沟槽中的导电塞层；位于所述第一介质层上的第二金属层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格科微电子(上海)有限公司，未经格科微电子(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201520800265.X/，转载请声明来源钻瓜专利网。
- 上一篇：助焊二极管
- 下一篇：功率模块和具有其的车辆
- 同类专利
- 半导体器件及其制造方法-201310069494.4
- 陈宪伟;吴念芳;郭鸿毅;陈洁;陈英儒;于宗源 - 台湾积体电路制造股份有限公司
- 2013-03-05 - 2019-11-08 - H01L23/522
- 公开了半导体器件及其制造方法。在一个实施例中，一种制造半导体器件的方法包括在工件上方形成集成电路的第一功能区域，以及在工件上方形成集成电路的第二功能区域。该方法包括围绕集成电路的第一功能区域形成保护环。在第一功能区域和第二功能区域上方设置的材料层中形成该保护环。
- 集成高压电容器-201910302455.1
- C·D·安斯沃思 - 升特股份有限公司
- 2019-04-16 - 2019-10-29 - H01L23/522
- 半导体器件包括半导体管芯和形成在半导体管芯上方的集成电容器。集成电容器配置为接收高压信号。在半导体管芯中形成跨阻抗放大器。雪崩光电二极管设置在半导体管芯上方或邻近处。集成电容器耦合在雪崩光电二极管和地节点之间。电阻器耦合在高压输入和雪崩光电二极管之间。电阻器是在半导体管芯上方形成的集成无源器件(IPD)。集成电容器的第一端子耦合到地电压节点。集成电容器的第二端子耦合到大于20伏的电压。在一个实施例中，集成电容器包括多个交叉指状物。在另一个实施例中，集成电容器包括多个垂直对齐的板。
- 通过像素级结合中的结合通孔形成的反馈电容器-201711210139.9
- 王睿;海老原弘知;杨征;汤俊明;蔡肇芳;代铁军 - 豪威科技股份有限公司
- 2017-11-27 - 2019-10-25 - H01L23/522
- 本申请案涉及一种通过像素级结合中的结合通孔形成的反馈电容器。图像传感器包含安置在第一半导体材料中的光电二极管，且所述光电二极管经定位以通过所述第一半导体材料的背侧吸收图像光。第一浮动扩散部安置为靠近所述光电二极管，并经耦合以响应于施加到安置在所述光电二极管与所述第一浮动扩散部之间的转移栅极的转移信号而从所述光电二极管接收图像电荷。包含第二浮动扩散部的第二半导体材料安置为靠近所述第一半导体材料的前侧。电介质材料安置在所述第一半导体材料与所述第二半导体材料之间，并且包含从所述第一浮动扩散部延伸到所述第二浮动扩散部的第一结合通孔，横向靠近所述第一结合通孔地安置的第二结合通孔，及横向靠近所述第一结合通孔地安置的第三结合通孔。
- 半导体装置-201920172491.6
- 筑山慧至;青木秀夫;川户雅敏;三浦正幸;福田昌利;本间庄一 - 东芝存储器株式会社
- 2019-01-30 - 2019-10-25 - H01L23/522
- 实施方式提供一种半导体装置，具备：布线衬底；第一半导体衬底，设置在布线衬底的上方，且在表面形成着第一半导体电路的存储器衬底；第二半导体衬底，设置在第一半导体衬底与布线衬底之间，比第一半导体衬底厚，且在表面形成着第二半导体电路的存储器衬底；凸块，设置在第一半导体衬底与第二半导体衬底间之间，将第一半导体衬底与第二半导体衬底电连接；第一粘接性树脂，设置在第一半导体衬底与第二半导体衬底之间，粘接第一半导体衬底与第二半导体衬底；及密封树脂，形成在第一半导体衬底与第二半导体衬底之间、第二半导体衬底与布线衬底之间、及第一半导体衬底与第二半导体衬底的周围，将第一半导体衬底与第二半导体衬底密封。
- 一种基于硅通孔的高品质三维电感器及其制备工艺-201610962996.3
- 赵文生;高璇;泮金炜;郑杰;王高峰 - 杭州电子科技大学
- 2016-11-04 - 2019-10-22 - H01L23/522
- 本发明公开一种基于硅通孔的高品质三维电感器及其制备工艺。本发明由多个电感元件单元构成，输入输出端口位于金属层和重新布局层；电感元件单元包括位于金属层、一个圆环状硅通孔阵列、重新布局层。圆环状硅通孔阵列上设有内、外圈硅通孔阵列，内圈和外圈上各硅通孔按照设计要求进行金属层、重新布局层的连接。本发明利用bosch工艺在硅基底挖空槽，减小硅基底损耗。本发明运用金属线连接圆环内外圈中的硅通孔阵列，相较与传统硅通孔构造的电感器具有较大的电感值，同时充分利用同圆环内圈或外圈中相邻硅通孔的电流流向都相同，来增强电感值，并且挖出圆环内部硅基底以减少损耗，此外还大大的减少了片上的占用面积。
- 积体电感结构及其制造方法-201510055729.3
- 颜孝璁;梁家瑞 - 瑞昱半导体股份有限公司
- 2015-02-03 - 2019-10-18 - H01L23/522
- 一种积体电感结构，其包含电容、保护环、图案式防护层及电感。保护环(guard ring)耦接于电容。图案式防护层透过电容耦接于保护环，使得图案式防护层浮接。电感配置于保护环与图案式防护层之上。
- 导电结构、包含导电结构的系统及装置，及相关方法-201610935237.8
- 迈克尔·A·史密斯;艾瑞克·H·福瑞曼 - 美光科技公司
- 2012-05-23 - 2019-10-18 - H01L23/522
- 本申请涉及导电结构、包含导电结构的系统及装置，及相关方法。导电结构包含多个导电台阶及至少部分地延伸穿过所述多个导电台阶的触点，所述触点与所述多个导电台阶中的至少一者连通且与所述导电台阶中的至少另一者绝缘。装置可包含此些导电结构。系统可包含半导体装置及阶梯状导电结构，所述阶梯状导电结构具有延伸穿过所述阶梯状导电结构的台阶的多个触点。形成导电结构的方法包含在穿过导电结构的至少一个导电台阶形成的接触孔中形成触点。在阶梯状导电结构中形成电连接的方法包含在穿过所述阶梯状导电结构的每一台阶形成的接触孔中形成触点。
- 接触垫结构及其制造方法-201710200967.8
- 江昱维;叶腾豪;邱家荣;林志曜 - 旺宏电子股份有限公司
- 2017-03-30 - 2019-10-18 - H01L23/522
- 一种接触垫结构，包括交替堆叠的N层(N≥6)绝缘层及N层导电层，且具有排成二维阵列的N个区域露出各导电层。当所述导电层由下至上编号为第1至第N导电层时，同列的区域中露出的导电层的编号Ln朝一行方向递减，相邻两列的区域之间的Ln值差异固定，同行的区域中Ln由两端向中央渐减，且相邻两行的区域之间的Ln值差异固定。
- 电感堆叠结构及射频放大器-201920427040.2
- 李博豪;尹雪松 - 北京智谱微科技有限责任公司
- 2019-04-01 - 2019-10-18 - H01L23/522
- 本实用新型公开了一种电感堆叠结构及射频放大器。该电感堆叠结构包括：衬底；堆叠在衬底上的第一电感和第二电感；其中，第一电感在衬底上的垂直投影包括第一环形和第二环形，第一环形和第二环形关于第一中心点呈中心对称；第二电感在衬底上的垂直投影包括第三环形，第三环形关于第二中心点呈中心对称图形；并且，第一中心点和第二中心点重合。根据本实用新型实施例，能够在减小电感占用面积的情况下，避免电感的电磁场耦合，降低了芯片成本。
- 堆叠管芯之间的螺旋形螺旋电感器-201910520681.7
- 颜孝璁;罗正玮;郭晋玮;郑敏祺 - 台湾积体电路制造股份有限公司
- 2013-05-06 - 2019-10-15 - H01L23/522
- 本发明涉及了一种提供了良好电感和Q因数的多层集成电感器。在一些实施例中，该集成电感器具有第一电感结构和第二电感结构，第一电感结构带有设置在第一集成芯片(IC)管芯上的第一螺旋图案中的第一金属层，第二电感结构带有设置在第二IC管芯上的第二螺旋图案中的第二金属层。第一IC管芯垂直堆叠在第二IC管芯之上。在第一和第二IC管芯之间垂直设置有导电的互连结构且被配置成电连接第一金属层和第二金属层。导电的互连结构在第一和第二电感结构之间提供了相对较大的距离，从而在大频率范围上提供了具有高Q因数的电感。本发明还提供了一种堆叠管芯之间的螺旋形螺旋电感器。
- 用于将磁性材料作为第一层嵌入在无芯基底上的方法以及对应的结构-201910150806.1
- 徐澄;李圭伍;赵俊楠;R.贾因;朴志容;S.瓦德拉马尼;金瑞暎 - 英特尔公司
- 2019-02-28 - 2019-10-11 - H01L23/522
- 实施例包括一种电子封装，所述电子封装包括：包括电介质材料的第一层和在所述第一层之上的第二层，其中所述第二层包括磁性材料。在实施例中，在第二层之上形成第三层，其中所述第三层包括电介质材料。在实施例中，所述第三层完全覆盖第二层的第一表面。在实施例中，第一导电层和第二导电层被嵌入在第二层内。在实施例中，第一导电层和第二导电层的侧壁是大体上竖直的。
- 一种微电子电容-201822063244.0
- 肖建辉;童红杰 - 宁波爱芯微电子有限公司
- 2018-12-10 - 2019-10-11 - H01L23/522
- 本实用新型公开了一种微电子电容，涉及半导体芯片领域，包括第一金属层、第二金属层和绝缘层，第一金属层和第二金属层位于绝缘层的两侧，并和绝缘层结合，第一金属层和第二金属层相对于绝缘层结构对应。本实用新型通过利用不同层金属之间的形成微电子电容来替换常规工艺中的PIP或者MIM电容，减少了掩膜版层数，降低了芯片成本，利用栅格结构，在减少掩膜版层次的同时，保证了电容的匹配精度。
- 半导体装置-201810488311.5
- 杨政龙;苏智宏;陈承先;黄宏麟;蔡昆铭;林玮哲 - 台湾积体电路制造股份有限公司
- 2018-05-21 - 2019-10-01 - H01L23/522
- 本发明实施例公开半导体装置及其形成方法。所述半导体装置中的一种包括第一导电层、有机层、硅层、磁性层、及第二导电层。所述有机层设置在所述第一导电层之上并暴露出所述第一导电层的一部分。所述硅层设置在所述有机层上并接触所述有机层。所述磁性层设置在所述第一导电层之上。所述第二导电层设置在所述有机层及所述磁性层之上以电连接所述第一导电层。
- 具有法拉第笼的集成电路组件-201680006046.1
- M·A·施图贝尔 - 高通股份有限公司
- 2016-01-04 - 2019-09-27 - H01L23/522
- 一种集成电路组件形成有绝缘层、半导体层、有源器件、第一、第二和第三导电互连层以及多个导电通孔。绝缘层具有第一表面和第二表面。第二表面位于第一表面下方。衬底层已经从第二表面被去除。半导体层具有第一表面和第二表面。半导体层的第一表面接触绝缘层的第一表面。有源器件形成在半导体层的区域中。第一导电互连层形成导电环。第二导电互连层在导电环和半导体层的区域上方形成第一导电板。第三导电互连层在导电环和半导体层的区域下方形成第二导电板。多个导电通孔将导电环电耦合到第一导电板和第二导电板。导电环、第一导电板、第二导电板和多个导电通孔在有源器件周围形成法拉第笼。
- 半导体器件-201410645168.8
- 渡部真平;内田慎一;前多正;田中茂 - 瑞萨电子株式会社
- 2014-11-10 - 2019-09-17 - H01L23/522
- 本发明涉及一种半导体器件。在第一半导体芯片中，第一多层互连层形成在第一衬底上，并且第一电感器形成在第一多层互连层中。在第二半导体芯片中，第二多层互连层形成在第二衬底上。第二电感器形成在第二多层互连层中。第一半导体芯片和第二半导体芯片在第一多层互连层和第二多层互连层彼此面对的方向上彼此重叠。此外，当在平面图中观察时，第一电感器和第二电感器彼此重叠。在Y方向上，第一绝缘膜的至少一个端部不与面对区域的端部重叠。
- 半导体元件-201610663400.X
- 颜孝璁;罗正玮;简育生;叶达勋 - 瑞昱半导体股份有限公司
- 2016-08-12 - 2019-09-17 - H01L23/522
- 一种半导体元件，包含：一第一螺旋状线圈，具有一第一端点与一第二端点，以及一第一内部线圈与一第一外部线圈，其中该第一内部线圈位于该第一外部线圈所包围之一范围中，且该第一端点及该第二端点位于该第一内部线圈；一第二螺旋状线圈，与该第一螺旋状线圈实质上位于同一金属层；一连接部，连接该第一螺旋状线圈及该第二螺旋状线圈；一第一引导线段，连接该第一端点；以及一第二引导线段，连接该第二端点；其中，该第一引导线段及该第二引导线段与该第一螺旋状线圈制作于不同金属层。
- 半导体元件-201610665108.1
- 颜孝璁;罗正玮;简育生;叶达勋 - 瑞昱半导体股份有限公司
- 2016-08-12 - 2019-09-17 - H01L23/522
- 一种半导体元件，包含：一第一线圈，实质上位于一第一平面；一第二线圈，实质上位于该第一平面；一连接部，连接该第一线圈及该第二线圈；一第三线圈，实质上位于一第二平面，该第二平面不同于该第一平面；以及一第四线圈，实质上位于该第二平面；其中，该第三线圈与该第一线圈透过贯穿结构连接，该第四线圈与该第二线圈透过贯穿结构连接，且该第三线圈及该第四线圈不直接连接。
- 半导体器件及其制作方法-201810990664.5
- 叶国梁 - 武汉新芯集成电路制造有限公司
- 2018-08-28 - 2019-09-17 - H01L23/522
- 本发明提供半导体器件及其制作方法，本发明将两片晶圆键合后进行减薄；再通过两次刻蚀过程在不同区域分别形成第一晶圆金属层和第二晶圆金属层上方的开孔，位于上部第一晶圆的衬底在两个开孔处暴露，通过对暴露处进行刻蚀，使暴露处的衬底侧壁向内侧刻蚀，之后形成隔离层保护凹陷部，最后形成互连层分别与两晶圆的金属层电连接，实现两晶圆的金属互连。本发明采用刻蚀使第一晶圆暴露的衬底向内凹陷，有效避免了隔离层在随后的干法刻蚀过程中被损伤，确保隔离层在后续工艺中起到隔离互连层的作用，由此可改善了器件的良率和性能。
- 嵌入式金属-绝缘体-金属电容器-201510626634.2
- R·赛德尔;T·休伊辛加 - 格罗方德半导体公司
- 2015-09-28 - 2019-09-13 - H01L23/522
- 本发明提供一种制造包括电容器结构的半导体装置的方法，包括步骤：在半导体衬底上方形成包括第一介电层以及充当该电容器结构的下电极的第一导电层的第一金属化层，在该第一金属化层上形成充当该电容器结构的电容器绝缘体的阻挡层，在该阻挡层上形成金属层，以及蚀刻该金属层以形成该电容器结构的上电极。
- 一种硅柱通孔互连结构及其制作方法-201510770462.6
- 熊斌;蒋万里;徐德辉;王跃林;马颖蕾 - 中国科学院上海微系统与信息技术研究所
- 2015-11-12 - 2019-09-06 - H01L23/522
- 本发明提供一种硅柱通孔互连结构及其制作方法，该结构包括第一硅片以及与该第一硅片键合的第二硅片；所述第一硅片和第二硅片键合后接触孔部分形成用于电连接的硅柱通孔结构和非接触孔部分形成金属环的密封结构；所述硅柱通孔结构上的金属接触用于电连接，实现真空或气密封装时内部器件及结构与外部的电学互连；所述硅柱通孔结构外表面金属层用于降低硅柱电阻；所述硅片上的金属环用于键合工艺，实现器件及结构的真空或气密封装。本发明通过硅柱通孔互连结构，能够优化现有真空或气密封装存在较大台阶时的电连接问题；可以实现真空或气密封装内部结构与器件与外部直接的电连接；完全平面化引线连接，可以实现多层堆叠；可以实现晶圆级的电学连接。
- 半导体装置-201610602399.X
- 张勇舜;陈建桦;李德章 - 日月光半导体制造股份有限公司
- 2016-07-28 - 2019-08-30 - H01L23/522
- 一种半导体装置，其包含衬底、至少一个集成无源装置、第一重布层、第二重布层，和导电导通孔。所述至少一个集成无源装置包含邻近于所述衬底的第一表面安置的至少一个电容器。所述第一重布层邻近于所述衬底的所述第一表面安置。所述第二重布层邻近于所述衬底的第二表面安置。所述导电导通孔延伸通过所述衬底，且电连接所述第一重布层与所述第二重布层。
- 可缩放的固定占用面积的电容器结构-201611106097.X
- Y·崔;Q·S·I·利姆;S·陈 - 阿尔特拉公司
- 2016-11-29 - 2019-08-20 - H01L23/522
- 本发明涉及可缩放的固定占用面积的电容器结构。在一个实施例中，电容器结构包括基板、电介质叠层、第一导体段、第二导体段和屏蔽导体段。电介质叠层在基板上形成。电介质叠层的第一层包括仅在第一方向上被路由的多个导体段。在多个导体段之中的第一导体段可被偏置到第一电压。在多个导体段之中的第二导体段可被偏置到第二电压。屏蔽导体段可被偏置到第二电压并在第一导体段的端部形成。除此之外，在电容器结构的占用面积被固定时，电容器结构的电容可被调整。
- 电子芯片-201821812615.4
- F·亚瑙德;D·加尔平;S·佐尔;O·欣西格;L·法韦内克;J-P·奥杜;L·布劳苏斯;P·波伊文;O·韦伯;P·布龙;P·莫林 - 意法半导体（格勒诺布尔2）公司;意法半导体（克洛尔2）公司;意法半导体(鲁塞)公司
- 2018-11-05 - 2019-08-16 - H01L23/522
- 本公开涉及电子芯片。电子芯片包括由相变材料和晶体管制成的存储单元。第一和第二通孔从晶体管穿过中间绝缘层延伸到相同高度。包括与第一通孔接触的第一互连迹线的第一金属层级位于中间绝缘层之上。用于加热相变材料的加热元件位于第二通孔上，并且相变材料位于加热元件上。包括第二互连迹线的第二金属层级位于相变材料上方。第三通孔从相变材料延伸到第二互连迹线。
- 半导体封装-201810281728.4
- 邱咏达;王秀枝;黄上坤;邱盈达;唐心陆;洪志斌 - 日月光半导体制造股份有限公司
- 2018-04-02 - 2019-08-13 - H01L23/522
- 本发明涉及一种半导体封装，其包含电连接结构。所述电连接结构包含：第一导电层；所述第一传导层上的第二导电层；以及所述第一导电层与所述第二导电层之间的导电盖，所述导电性盖的硬度比所述第一导电层的硬度更大。
- 包括通路插塞的半导体器件-201810895555.5
- 李义福;白宗玟;安商熏;吴赫祥 - 三星电子株式会社
- 2018-08-08 - 2019-08-13 - H01L23/522
- 一种半导体器件包括设置在衬底上的下绝缘层。导电图案形成在下绝缘层中。中间绝缘层设置在下绝缘层和导电图案上。通路控制区域形成在中间绝缘层中。上绝缘层设置在中间绝缘层和通路控制区域上。通路插塞形成为穿过通路控制区域并连接到导电图案。通路控制区域具有比中间绝缘层低的蚀刻速率。
- 晶体管-201610556805.3
- 渡边伸介 - 三菱电机株式会社
- 2016-07-14 - 2019-08-06 - H01L23/522
- 本发明得到一种晶体管，该晶体管能够抑制振荡，而不会发生性能的劣化、电阻的损伤。在半导体衬底(1)之上形成有多个栅极电极(2)、多个源极电极(3)及多个漏极电极(4)。漏极焊盘(7)形成于半导体衬底(1)之上，与多个漏极电极(4)连接。金属配线(10)形成于半导体衬底(1)之上，与漏极焊盘(7)分离并相邻，与漏极焊盘(7)平行地配置。接地焊盘(11)形成于半导体衬底(1)之上，与金属配线(10)的两端连接。
- 低成本芯片背部硅通孔互连结构及其制备方法-201610015756.2
- 于大全;邹益朝;王晔晔;肖智轶 - 华天科技（昆山）电子有限公司
- 2016-01-11 - 2019-08-02 - H01L23/522
- 本发明公开了一种低成本芯片背部硅通孔互连结构及其制备方法；该互连结构包括至少一正面带有焊垫的芯片，芯片背面形成有对应焊垫的通孔，通孔的底部开口暴露焊垫且尺寸小于焊垫的尺寸；芯片背面及通孔的侧壁上覆盖有绝缘层；通孔的底部开口暴露的焊垫表面上采用化镀的方法形成有一定厚度的金属层；通孔内采用非电镀的方法填充满了导电材料。本发明无需要化镀硅通孔侧壁，并可避免使用深孔物理气相沉积及深孔电镀，具有成本低、工艺简单和可靠性高等优点。
- 具有导线上方的蚀刻停止层的互连结构-201510826888.9
- 蔡政勋;李忠儒;眭晓林;包天一 - 台湾积体电路制造股份有限公司
- 2015-11-24 - 2019-07-30 - H01L23/522
- 本发明的实施例提供了用于集成电路的多层互连结构，包括衬底上方的第一介电层和部分暴露在第一介电层上方的导线。结构还包括第一介电层和暴露的导线上方的蚀刻停止层，以及蚀刻停止层上方的第二介电层。第二介电层和蚀刻停止层提供部分暴露导线的贯通孔。结构还包括设置在贯通孔中的通孔，和设置在通孔上方并且通过该通孔链接至导线的另一导线。本发明的实施例还公开了形成多层互连结构的方法。当由于覆盖误差引起贯通孔未对准时，蚀刻停止层减少了第一和第二介电层的横向和垂直蚀刻。本发明的实施例还涉及具有导线上方的蚀刻停止层的互连结构。
- 半导体集成电路系统-201910043932.7
- 贝恩德·汉斯·格尔曼;瓦莫西·克利须那·曼斯纳 - 株式会社索思未来
- 2019-01-17 - 2019-07-26 - H01L23/522
- 本申请涉及半导体集成电路系统。一种具有在基板上形成的层结构的半导体集成电路系统，该层结构包括多个金属层和夹在相邻的金属层之间的通孔层，通过层远离基板限定向上的方向，其中：电容器由在以向上的方向排序的至少第一金属层、第二金属层和第三金属层中实现的金属结构形成；该金属结构包括具有与层平行的宽度的条带的布置；形成在第一金属层中的条带被组织成至少一个第一梳状布置，该条带的宽度在低宽度范围内；形成在第二金属层中的条带被组织成具有基带和从基带延伸的多个指状条的至少一个第二梳状布置，指状条的宽度在低宽度范围内，并且每个基带的宽度在中间宽度范围内；以及形成在第三金属层中的条带具有在高宽度范围内的宽度。
- 半导体装置-201610129662.8
- 李胜源 - 威盛电子股份有限公司
- 2013-08-16 - 2019-07-26 - H01L23/522
- 本发明公开一种半导体装置，其包括第一绝缘层及第二绝缘层，依序设置于基底上，其中基底具有中心区域。第一绕线部及第二绕线部设置于第二绝缘层内并围绕中心区域，且分别包括由内向外排列的第一导线层、第二导线层及第三导线层，且第一导线层、第二导线层及第三导线层分别具有第一端及第二端，其中第一导线层的第一端互相耦接。耦接部设置于第一绕线部该第二绕线部之间的第一绝缘层及第二绝缘层内，且耦接部包括第一对连接层，交错连接第一导线层及第二导线层的第二端。第二对连接层，交错连接第二导线层及第三导线层的第一端。其中第一导线层与相邻的第二导线层之间具有多个相同或不同的间距，且其中至少一间距大于第二导线层与相邻的第三导线层之间的间距。
- 专利分类
