[发明专利]一种半导体器件的制造方法有效

专利信息
申请号: 201410032408.7 申请日: 2014-01-23
公开(公告)号: CN104810325B 公开(公告)日: 2018-11-16
发明(设计)人: 黄河;李海艇;克里夫·德劳利 申请(专利权)人: 中芯国际集成电路制造(上海)有限公司
主分类号: H01L21/8239 分类号: H01L21/8239
代理公司: 北京市磐华律师事务所 11336 代理人: 高伟;赵礼杰
地址: 201203 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件的制造方法,涉及半导体技术领域。本发明的半导体器件的制造方法,将MRAM的制造工艺嵌入到标准CMOS工艺之中,可以降低工艺难度,并可以改善磁隧道结的性能进而提高整个半导体器件的性能。
搜索关键词: 一种 半导体器件 制造 方法
【主权项】:
1.一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括半导体衬底、位于所述半导体衬底的内核阵列区以及外围区的晶体管、位于所述半导体衬底上的层间介电层、位于所述层间介电层内的用于连接磁隧道结的第一金属插塞、以及位于所述层间介电层之上的金属间介电层的前端器件;步骤S102:在所述金属间介电层上形成第一介电阻挡层,形成贯穿所述第一介电阻挡层与所述金属间介电层并连接所述第一金属插塞的第二金属插塞;步骤S103:形成覆盖所述第一介电阻挡层的第二介电阻挡层,并在所述第二介电阻挡层内形成位于所述第二金属插塞上方的接触孔;步骤S104:在所述接触孔内形成连接所述第二金属插塞的导电连接层;步骤S105:在所述第二介电阻挡层上形成位于所述导电连接层上方并与所述导电连接层相连接的磁隧道结,所述磁隧道结包括依次层叠的磁隧道结材料、第一导电硬掩膜层和第二导电硬掩膜层;其中,在步骤S104中和步骤S105中形成所述第一导电硬掩膜层和所述第二导电硬掩膜层的工艺与标准CMOS工艺的后段制程兼容。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司,未经中芯国际集成电路制造(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201410032408.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top