[发明专利]半导体装置以及半导体装置的制造方法有效
| 申请号： | 201110421333.8 | 申请日： | 2011-12-15 |
| 公开（公告）号： | CN102544072A | 公开（公告）日： | 2012-07-04 |
| 发明（设计）人： | 小山路子;奥裕一朗 | 申请（专利权）人： | 三垦电气株式会社 |
| 主分类号： | H01L29/423 | 分类号： | H01L29/423;H01L21/336;H01L21/28 |
| 代理公司： | 北京三友知识产权代理有限公司 11127 | 代理人： | 李辉;黄纶伟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种抑制了源区与漏区间的漏电流的产生的、LOCOS分离结构的半导体装置及半导体装置的制造方法。该半导体装置具有：第1导电型的源区及漏区，其在半导体衬底的上部的一部分相互分开而形成；栅绝缘膜，其包含由源区和漏区夹着的区域而配置在半导体衬底上；LOCOS绝缘膜，其在半导体衬底上与栅绝缘膜连续地配置，膜厚比栅绝缘膜厚；以及栅电极，其由多晶硅膜构成，并在栅绝缘膜上及栅绝缘膜周围的LOCOS绝缘膜上连续地配置，在栅电极的沟道宽度方向的端部、即周边区域中的栅阈值电压比栅电极的中央区域中的栅阈值电压高。 | ||
| 搜索关键词： | 半导体 装置 以及 制造 方法 | ||
【主权项】：
一种半导体装置，其特征在于包括：半导体衬底；第1导电型的源区和漏区，其在所述半导体衬底的上部的一部分上相互分开而形成；栅绝缘膜，其包含由所述源区和所述漏区夹着的区域，配置在所述半导体衬底上；LOCOS绝缘膜，其围绕在所述源区与所述漏区之间形成的沟道区域的周围而在所述半导体衬底上与所述栅绝缘膜连续地配置，膜厚比所述栅绝缘膜厚；以及栅电极，其由多晶硅膜构成，并在由所述源区和所述漏区夹着的区域中横跨所述栅绝缘膜上及所述栅绝缘膜周围的所述LOCOS绝缘膜上而连续地配置，所述栅电极的周边区域中的栅阈值电压比所述栅电极的中央区域中的栅阈值电压高，其中，该栅电极的周边区域是该栅电极的沟道宽度方向的端部。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三垦电气株式会社，未经三垦电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110421333.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
