[发明专利]浮点运算器及浮点运算的处理方法有效
| 申请号： | 201110050039.0 | 申请日： | 2011-03-02 |
| 公开（公告）号： | CN102103479A | 公开（公告）日： | 2011-06-22 |
| 发明（设计）人： | 林文琼;华力;黎立煌 | 申请（专利权）人： | 中兴通讯股份有限公司 |
| 主分类号： | G06F7/48 | 分类号： | G06F7/48 |
| 代理公司： | 北京康信知识产权代理有限责任公司 11240 | 代理人： | 余刚;韩建伟 |
| 地址： | 518057 广*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了浮点运算器及浮点运算的处理方法，该浮点运算器包括浮点转定点模块，用于将输入到所述浮点转定点模块的浮点数转换为定点数；所述定点加法模块，所述定点加法模块的输入端连接至所述浮点转定点模块的输出端，所述定点加法模块的输出端连接至所述定点加法模块的输入端，用于对所述浮点转定点模块输出的定点数和所述定点加法模块输出的定点数进行定点加法运算；归一化模块，连接至所述定点加法模块的输出端，用于对所述定点加法模块的输出进行归一化处理转成与所述浮点运算器输入的比特位数相同的浮点数输出。通过本发明实现了高频率下的单拍累加。 | ||
| 搜索关键词： | 浮点 运算器 运算 处理 方法 | ||
【主权项】：
一种浮点运算器，其特征在于包括：浮点转定点模块，用于将输入到所述浮点转定点模块的浮点数转换为定点数；所述定点加法模块，所述定点加法模块的输入端连接至所述浮点转定点模块的输出端，所述定点加法模块的输出端连接至所述定点加法模块的输入端，用于对所述浮点转定点模块输出的定点数和所述定点加法模块输出的定点数进行定点加法运算；归一化模块，连接至所述定点加法模块的输出端，用于对所述定点加法模块的输出进行归一化处理转成与所述浮点运算器输入的比特位数相同的浮点数输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中兴通讯股份有限公司，未经中兴通讯股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201110050039.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 用于计算基于数据的函数模型的模型计算单元和控制器-201410308194.1
- W.菲舍尔;N.班诺夫;A.冈托罗 - 罗伯特·博世有限公司
- 2014-07-01 - 2019-06-04 - G06F7/48
- 本发明涉及一种控制器（1）中用于计算基于数据的函数模型、尤其高斯过程模型的模型计算单元（3），其包括：‑计算核心（31），所述计算核心构造用于纯基于硬件计算用于基于数据的函数模型的算法，其中在提供计算数据、尤其超参数和控制点数据的情况下计算所述基于数据的函数模型；以及‑纯基于硬件的转换单元（35），所述转换单元构造用于向所述计算核心（31）以预先给定的数字格式提供至少一部分所述计算数据、尤其所提供的控制点数据。
- 用于固定执行流乘数再译码和标量乘法的方法和装置-201680023505.7
- R·阿万奇;D·雅各布森 - 高通股份有限公司
- 2016-04-22 - 2019-01-01 - G06F7/48
- 一个特征涉及包含存储器电路和处理电路的电子装置。所述处理电路计算标量乘法输出Z，其中Z＝k·P，方法是接收输入乘数k和底数P，并且将修改符s添加到所述输入乘数k以产生k'。所述处理电路还计算中间标量乘法输出Z'，其中Z'＝k'·P，方法是使用包含属于数字集合D的数字ki的序列的k'的数字展开式。另外，如果k'是奇数，那么所述处理电路从Z'中减去s·P以获取所述标量乘法输出Z，或者如果k'是偶数，那么从Z'中减去(s+1)·P以获取所述标量乘法输出Z。所述标量乘数输出Z可用于密码安全算法中以确保数据安全。
- 小点数FFT旋转因子复数乘法加速器-201711164975.8
- 梁煜;沈耀坡;张为 - 天津大学
- 2017-11-21 - 2018-04-13 - G06F7/48
- 本发明涉及一种小点数FFT旋转因子复数乘法加速器，包括将每个旋转因子小数整体左移6位；将移位后的每个二进制数进行舍入操作，使其近似为整数；将每个整数向右移位，将其还原为原来的小数；用移位相加的方式分别对每个整数进行电路设计，每个整数对应一个整常数乘法器；接着利用二选一多路器将所有的整常数乘法器电路中相同的部分进行复用，进一步减少加法器数量；在每一级加法器后插入寄存器，进行流水处理。
- 一种空间异常信息的复数变换隐藏及复原方法-201710457348.7
- 首照宇;刘阿康;邹风波;程夏威;张彤;赵晖;田浩;莫建文 - 桂林电子科技大学;桂林宇辉信息科技有限责任公司
- 2017-06-16 - 2017-11-24 - G06F7/48
- 本发明公开了一种空间异常信息的复数变换隐藏及复原方法，其特征是，包括如下步骤1）计算空间数据对象的局部密度和距离相异度；2）求解空间数据对象的异常程度系数；3）根据Top‑N选取异常数据对象；4）构造复数数据及复数因子并进行复数变换隐藏；5）发送复数变换集及复数因子数据集；6）选取异常信息二维值；7）逆变换。这种方法是异常信息隐私保护的一种创新方法，这种方法能简化异常信息处理过程、降低数据处理量，并且确保数据发送方发送的数据信息和参数量最少，保证局部异常数据在信息共享和传输过程中的安全性和信息的完整性，以及被隐藏的局部异常数据能够准确复原。
- 一种基于FPGA的并行结构Sinc插值方法-201510450583.2
- 朱岱寅;郭江哲;丁勇;韦北余;杨鸣冬 - 南京航空航天大学
- 2015-07-28 - 2017-11-24 - G06F7/48
- 本发明公开了一种基于FPGA的并行结构Sinc插值方法，主要解决串行插值效率低的问题，该方法主要步骤包括将缓存采样点数据的RAM进行分块，将截断加窗后插值核系数存储在ROM里；待插值点坐标通过浮点转定点，通过整数部分寻址样本数据、小数部分寻址插值核系数，在同一个时钟周期取出一组样本数据和系数进行相乘后进入后续并行加法树得到插值结果；对超出范围和边界点的特殊情况，利用标识置零方法使其进入后续流水线。本发明的结构并行、简单，能够实现流水输入和输出，一个时钟周期就插值出一个数据，插值效率大大提高；并且支持浮点数复数，适用范围广。
- 基于FPGA的采样值线性插值运算器及运算方法-201410564585.X
- 林伟;魏欣;王秀广;李波 - 积成电子股份有限公司
- 2014-10-22 - 2017-09-05 - G06F7/48
- 本发明涉及一种基于FPGA的采样值线性插值运算器及运算方法，该运算器包括加/减法器、乘法器、运算数据调度器、查表单元和截位运算器，借助中间参数对线性插值运算公式逐级进行拆分，归类为只有加减法和乘法运算，采用时分复用方式按步加载中间参数进行运算，并根据当前的数据帧接收时刻间隔t2‑t1和其预设下限值T查表读取比例系数k，用于与截位运算器一起代替除法运算用到线性插值运算中，获得要求的Vx值。本发明通过查表方式省去直接的除法运算，通过时分复用方式减少加/减法器、乘法器的数量，节省大量的资源。在完成既定功能的前提下使原本极为紧张的硬件资源占用情况得到有效缓解，并为后期不更换FPGA芯片的情况下进行产品升级留出了资源余量。
- 定点处理器及其防溢方法-201310307138.1
- 王永秋;郭鑫;李钰瑞;岳淑彪;苏常军;李瑞苛 - 郑州宇通客车股份有限公司
- 2013-07-19 - 2017-07-28 - G06F7/48
- 本发明涉及定点处理器及其防溢方法，定点处理器包括用于定点数加、减、乘、除单元、移位单元的运算模块；本发明的不定长浮点数用指数部分和尾数部分两个定点数表示，数据范围较定点数大大增加，若指数部分用32位表示，其范围远大于双精度浮点数，定点处理器处理时不用考虑乘法运算数据溢出问题；尾数部分长度不确定，定点数据可以快速转化为不定长浮点数；乘数和除数保持定点格式无需转换，提高了运算效率；基于模型设计时，只需增加不定长浮点数与定点数之间转换及不定长浮点数的加减乘除运算模块即可实现无溢出、无需定标的模型。
- 复数除加运算装置-201621354950.5
- 王雯 - 榆林学院
- 2016-12-12 - 2017-07-11 - G06F7/48
- 一种复数除加运算装置，具有对装置进行控制的FPGA电路；PCI Express电路；该电路的输出端接FPGA电路的输入端；RS422驱动电路，该电路的输入端接FPGA电路的输出端；本装置具有设计合理、结构简单、外围元器件少、成本低、具有多种对外接口、便于与外围设备联网等优点，可推广应用到复数运算领域。
- 具有PCIE和USB接口的复数加乘运算装置-201621441191.6
- 纪晓玲 - 榆林学院
- 2016-12-26 - 2017-07-07 - G06F7/48
- 一种具有PCIE和USB接口的复数加乘运算装置，具有对装置进行控制的FPGA电路；PCI Express电路；该电路的输出端接FPGA电路的输入端；USB驱动电路，该电路的输入端接FPGA电路的输出端；本装置具有设计合理、结构简单、外围元器件少、成本低、具有多种对外接口、便于与外围设备联网等优点，可推广应用到复数运算领域。
- 多浮点数乘加运算控制器-201520022228.0
- 李增生;党学立;王彦军 - 榆林学院
- 2015-01-13 - 2015-05-20 - G06F7/48
- 一种多浮点数乘加运算控制器，它具有：对整机进行控制的FPGA电路；Flash电路，该电路与FPGA电路相连；通信电路，该电路与FPGA电路相连；PCI电路，该电路与FPGA电路相连，本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置，调试方便、具有电路简单、使用方便可推广使用。
- 多浮点数乘减运算控制器-201520020455.X
- 党学立;李增生;王彦军 - 榆林学院
- 2015-01-13 - 2015-05-20 - G06F7/48
- 一种多浮点数乘减运算控制器，它具有：对整机进行控制的FPGA电路；Flash电路，该与接FPGA电路相连；通信电路，该电路与FPGA电路相连；PCI电路，该电路与FPGA电路相连，本实用新型采用PCI协议、DMA方式传输，节省运算时间，浮点数的一切运算采用硬件实现，硬件电路可配置，调试方便、具有电路简单、使用方便可推广使用。
- 用于云监控的异常检测-201280075098.6
- H·梁;S·陈 - 英派尔科技开发有限公司
- 2012-08-01 - 2015-04-15 - G06F7/48
- 提供了利用稀疏度量在云环境中进行异常检测的技术。在一些示例中，云计量数据可被采集且处理到词典库中。然后，利用l1范数最小化根据词典库来计算测试样本的线性变换系数。随后可以通过线性变换系数来计算稀疏度量。如果稀疏度量不超过预定阈值，则可将测试样本判定为异常。
- 量子数码-201210364757.X
- 陈志波;陈霖 - 陈志波;陈霖
- 2012-09-27 - 2014-04-02 - G06F7/48
- 量子数码是一种复合式二进制数码，它由二进制数码“0”和“1”与影子态矢“＜|”和“|＞”复合而成，而影子态矢是另一种形式的、代表“明暗”的二进制数码，左矢“＜|”代表“暗态”，相当“0”代表“断”，右矢“|＞”代表“明态”，相当于“1”代表“通”，二进制数码“0”和“1”与影子态矢“＜|”和“|＞”复合形式有“＜0|”、“|0＞”、“＜1|”和“|1＞”四种，因此量子数码有四个；二进制数码“0”和“1”与影子态矢“＜|”和“|＞”的逻辑关系是一种“A B”共存的“且”关系，量子数码“＜0|”、“|0＞”的物理意义分别是“暗且断”和“明且断”，量子数码“＜1|”、“|1＞”的物理意义分别是“暗且通”和“明且通”，这样，通过逻辑“且”关系实现了“0”和“1”的另一种形式的量子叠加。
- 用于储层建模和模拟的方法和设备-201080051131.2
- L·V·布拉内斯;E·卡尔塔舍夫;I·克拉斯诺戈尔夫;V·库比亚克;X-H·吴 - 埃克森美孚上游研究公司
- 2010-07-28 - 2012-07-25 - G06F7/48
- 基于包括层位、约束和多个地质网格单元的地质模型产生储层模型的模拟网格的方法和设备。相应于地质网格单元产生原像，原像包括表面并且建模约束被映射至该表面上。在原像上产生约束的二维网格，该二维网格包括多个网格单元。从地质模型选择模拟层边界，并且将约束的二维网格投影至模拟层边界上。然后产生棱柱单元以形成三维模拟网格。产生如本文所述网格的方法可并入现有储层模拟器中以改进它们的精确性。
- 矢量浮点变元缩减-201110294485.6
- 卓恩·尼斯塔德 - ARM有限公司
- 2011-09-26 - 2012-07-11 - G06F7/48
- 一种矢量浮点变元缩减技术。提供了一种处理设备，其具有处理电路(6、8)和译码器电路(10)，译码器电路(10)响应于接收的变元缩减指令FREDUCE4、FDOT3R来生成用于控制处理电路(6、8)的控制信号(16)。变元缩减指令的动作是使输入矢量的每个分量经历对输入矢量分量的指数增加或减去指数偏移值C。指数偏移值C被选择以使得该指数偏移值C与输入矢量分量中的任何分量的最大指数值B的和介于第一预定值和第二预定值之间的范围内。执行该变元缩减指令的结果是结果矢量在经历点积运算时将会抵抗浮点下溢或上溢。
- 一种FPGA进行数据处理的方法-201010614915.3
- 张慧欣;苏宇;满小明 - 普天信息技术研究院有限公司
- 2010-12-21 - 2012-07-11 - G06F7/48
- 本发明提供了一种FPGA进行数据处理的方法，包括：提取输入数据的高log2M个比特位的数据，作为高有效位，根据预先设置的目标函数的计算表格，查找所述高有效位对应的目标函数值y(n)以及高有效位+1对应的目标函数值y(n+1)；提取输入数据的剩余比特位数据，作为低有效位，并将所述低有效位与y(n)和y(n+1)的差值相乘，得到偏移值off(n)，将该偏移值与所述高有效位对应的目标函数值y(n)相加，将计算结果作为所述输入数据对应的目标函数值。应用本发明，控制简单，结构规则，单运算周期，计算精度较高，适合于FPGA的数据处理实现。
- 高基数字乘法器-200980151060.0
- 米卡埃尔·莫尔滕森 - 音频专用集成电路公司
- 2009-09-23 - 2011-11-23 - G06F7/48
- 本发明涉及功率和硬件有效的数字乘法器，该数字乘法器被配置为将N位被乘数与M位乘数相乘。该数字乘法器包括通过共享至少一个部分乘积结果的有效的部分乘积。
- 浮点运算器及浮点运算的处理方法-201110050039.0
- 林文琼;华力;黎立煌 - 中兴通讯股份有限公司
- 2011-03-02 - 2011-06-22 - G06F7/48
- 本发明公开了浮点运算器及浮点运算的处理方法，该浮点运算器包括浮点转定点模块，用于将输入到所述浮点转定点模块的浮点数转换为定点数；所述定点加法模块，所述定点加法模块的输入端连接至所述浮点转定点模块的输出端，所述定点加法模块的输出端连接至所述定点加法模块的输入端，用于对所述浮点转定点模块输出的定点数和所述定点加法模块输出的定点数进行定点加法运算；归一化模块，连接至所述定点加法模块的输出端，用于对所述定点加法模块的输出进行归一化处理转成与所述浮点运算器输入的比特位数相同的浮点数输出。通过本发明实现了高频率下的单拍累加。
- 用于计算恒幅零自相关序列的装置和方法-200980129987.4
- M·M·曼索;V·隆科 - 高通股份有限公司
- 2009-07-23 - 2011-06-22 - G06F7/48
- 公开了用于演算恒幅零自相关序列的装置和方法。一种方法包括至少基于输入序列根常量的加性递归并且不用与变量的乘法来演算用于演算恒幅零自相关序列的三角函数幅角。随后使用配置成不执行乘法运算且基于所演算出的幅角来演算用于确定该序列的三角函数的CORDIC算法来演算恒幅零自相关序列。所公开的方法和装置尤其可被应用于在长期演进LTE通信系统中的特定物理随机接入信道中的前置码检测中高效地计算Zadoff-Chu序列。通过允许计算此类序列，可以降低存储器要求。
- 一种Hough运算的硬件逻辑实现装置-201020212618.1
- 胡伦育;王贤福;蔡强;陈永长 - 福建新大陆电脑股份有限公司
- 2010-06-01 - 2011-06-08 - G06F7/48
- 本实用新型公开了一种Hough运算的硬件逻辑实现装置，该硬件逻辑实现装置包括N个串行连接的cordic迭代运算单元，其中每一cordic迭代运算单元包括：用于寄存输入参数θi-1，xi-1，yi-1的寄存单元，用于检测θi-1的正负属性的检测单元；以及用于基于检测单元的检测结果对θi-1、xi-1、yi-1分别进行加法或减法运算的多个运算单元。通过上述装置，利用多个cordic迭代运算单元来实现Hough运算，避免了进行三角函数运算，提高了系统的运算速度。
- 一种处理器Cordic迭代运算方法及电路-201010578225.7
- 李松 - 东莞市泰斗微电子科技有限公司
- 2010-12-08 - 2011-05-25 - G06F7/48
- 一种处理器Cordic迭代运算方法，所述方法包括，输入步骤，输入Xn和Yn；并行移位步骤，以并行的方式将所述输入Xn和Yn进行移位操作，所述移位操作至少包括n位移位，n+1位移位，2n+1位移位；并行加减法运算步骤，根据所述输入的Xn和Yn、及所述并行移位步骤的结果，并行计算并输出Xn+i及Yn+i的值，其中i大于或等于2。采用上面的方法及电路后，可以有效的提高Cordic迭代运算的速度和频率，提高Cordic浮点协处理器的运算性能，并且采用多时钟周期的迭代周期用于平衡迭代运算和控制电路的时序延迟。
- 混数进制、进位行计算机数字工程方法和混数进制、进位行计算机-200910127883.1
- 李志中;徐菊园 - 李志中
- 2009-04-09 - 2010-10-13 - G06F7/48
- 本发明涉及数字工程方法和计算机领域。依据“混数进制、进位行数字工程方法”进行总体设计一种新型计算机。本发明将输入进行加减的普通Q进制数，转换成混数进制数。然后，对混数进制数进行混数进制求和。从最低位开始顺序串行或各位同时“按位加”，“按位和”数存入下一运算层；同时所得“混数进位”，则存放到下一运算层或本运算层尚未运算过的，任一数据行相邻高位的空位或0位处。经过如此反复运算，直至运算层中运算后不产生进位为止。则最后输出结果，即为所求混数进制加法和数。这种总体设计能够简化计算机的结构，同时能够显著提高计算机的运算速度。
- 一种基于循环雅克比的实对称阵特征分解装置-201010177436.X
- 张颢;陆继承;孟华东;王希勤 - 清华大学
- 2010-05-14 - 2010-09-29 - G06F7/48
- 本发明提供了一种基于循环雅克比的实对称阵特征分解装置，包括：存储模块，用于保存并更新N阶实对称阵A和正交阵Q的元素；并按照预置循环遍历顺序读取A的ap，p，aq，q，ap，q传送到求角模块，读取A的左乘、右乘元素和Q的右乘元素传送到旋转模块；求角模块，用于对ap，p，aq，q，ap，q组成的复数做求角计算，将旋转角度传送到旋转模块；K个旋转模块，用于根据旋转角度对A的左乘、右乘元素或Q的右乘元素进行旋转计算，将旋转得到的数据输出至存储模块进行更新；其中K为并行度；控制模块，用于控制存储模块的数据读取和更新，以及求角模块的求角计算和旋转模块的旋转计算。通过本发明，在合理的硬件资源下实现了较高的运算性能，解决运算性能和资源消耗之间的矛盾。
- 计算器、基于直接对阶的自由精度浮点数的运算电路-200810216631.1
- 杨高祥 - 杨高祥
- 2008-09-28 - 2010-03-31 - G06F7/48
- 本发明公开一种计算器，其包括：运算电路；连接在运算电路上的键盘、显示屏和存储器。所述运算电路至少包括：产生自由精度浮点数的数据生成器：对两个为自由精度浮点数通过计算首地址而非移位方法完成尾数对阶处理的对阶运算部件；使用自由精度浮点数作为运算数，并可将对阶处理结果作加减逻辑运算的逻辑运算部件；将运算部件输出结果作规格化处理并将标准化运算结果输出至显示屏的标准输出部件，其连接运算部件的输出端以及显示屏的输入端。本发明有效改善了计算器的运算和存储效率，并使运算结果更精确。
- 使用物质平衡分组对储层系统的建模和管理-200780040821.6
- J·E·戴维森 - 埃克森美孚上游研究公司
- 2007-10-04 - 2009-09-30 - G06F7/48
- 描述了一种对储层系统建模的方法和系统。该方法包括构建储层系统的储层模型。该储层模型包括储层和多个井。同时，构建一个或多个物质平衡分组，其中每个物质平衡分组包括多个井中至少一个井的一部分、储层的一部分以及至少一种井管理算法，以追踪各个物质平衡分组内的物质平衡。之后，基于物质平衡分组利用一模拟器模拟穿过储层模型的流体流动并报告结果。
- 双码进位计数制的实现方法及其应用-200910113821.5
- 戴振喜;戴兰 - 戴振喜
- 2009-01-16 - 2009-07-15 - G06F7/48
- 一种双码进位计数制的实现方法及应用，它采用120个ASCII码字符动态构成一个双字数码集合00，01，02，…，09，0A，…，nn，简称双码集合；双码集合中含有14400个双码元素，能够表示14400种进位计数制；用双码集合中的元素表示的进位计数制，每个数位上的数码是双码，称为双码进制表示法，这种进制称为双码进位计数制；采用本发明所述双码进位计数制的实现方法，使得可用进制超万种；采用所述万种进制转换法，实现了14400种进位计数制的转换，并应用于交互式工具万种进制转换器当中。
- 在紧凑模型中用于基于版图调整和优化氮化物衬垫应力效应的方法-200680027690.3
- D·奇达姆巴拉奥;D·L·乔丹;J·H·麦卡伦;D·M·翁桑戈;T·瓦格纳;R·Q·威廉斯 - 国际商业机器公司
- 2006-07-26 - 2009-05-06 - G06F7/48
- 用于紧凑模型算法(310-350)的系统和方法，其准确地考虑半导体器件(200)中氮化物衬垫(260)应力所引起的版图相关的变化的影响。与版图相关的紧凑模型算法(310-350)通过实现用于获得正确的应力响应近似的算法以及用于获得正确的驱动应力响应的几何参数的版图提取算法，来考虑大的版图变动对电路的影响。具体地，这些算法包括来自面向方向的搜索“桶”的特定信息，并且包括特定方向的距离测量以用于详细分析该半导体器件的附近区域的特定形状。所述算法还适合于支持具有单个应力衬垫薄膜和双应力衬垫(260)(在一个界面处邻接的两个不同衬垫薄膜)的器件的建模和应力影响确定。
- 专利分类
