[发明专利]半导体装置及其制造方法有效
申请号: | 200510079342.8 | 申请日: | 2005-06-23 |
公开(公告)号: | CN1725507A | 公开(公告)日: | 2006-01-25 |
发明(设计)人: | 王志豪;蔡庆威;陈尚志 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L27/04;H01L21/336;H01L21/8234 |
代理公司: | 北京林达刘知识产权代理事务所 | 代理人: | 刘新宇 |
地址: | 台湾新竹科学*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体装置及其制造方法,其目的在于揭示一种具有高介电值栅极介电层的金属氧化物半导体晶体管的制程及设备。首先为提供一基底,一高介电值栅极介电层材料沉积覆盖该基底,一栅极电极层沉积覆盖该介电层材料,以及进行一图形化步骤,以制造栅极及介电层的侧壁,移除基底的一部分。侧壁材料沉积覆盖于图形化的栅极电极及介电层,以制造图形化栅极电极及介电层的侧壁保护层,延伸侧壁保护层以连接介电层底部。在另一实施例中,沉积一沟道材料,邻接于高介电值栅极介电层,以及进行一图形化步骤,移除高介电值栅极介电层下方至少一部分沟道材料。在另一实施例中,沟道材料为反向沉积。 | ||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
【主权项】:
1、一种半导体装置,所述半导体装置包含:一半导体基底;多个浅沟槽绝缘区于该基底内,以定义各绝缘区间的主动装置区;一反向掺杂沟道区,形成于该半导体基底的表面上,覆盖至少一主动装置区及至少一浅沟槽绝缘区,其中该反向掺杂沟道区掺杂与该半导体基底不同型式的杂质;至少一高介电值栅极介电层覆盖该基底;至少一栅极电极覆盖该栅极介电层;以及侧壁子覆盖该栅极电极侧壁与栅极介电层侧壁,并延伸至该基底的表面或该浅沟槽绝缘区,其分别位于该栅极介电层区的底层下。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510079342.8/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类