[发明专利]用于加电升压工况的三态电路有效
| 申请号： | 00810399.2 | 申请日： | 2000-07-14 |
| 公开（公告）号： | CN1361944A | 公开（公告）日： | 2002-07-31 |
| 发明（设计）人： | 耶菲姆·瓦尔 | 申请（专利权）人： | 汤姆森特许公司 |
| 主分类号： | H03K19/094 | 分类号： | H03K19/094;H03K19/082;H03K17/22 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 王志森,黄小临 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在当电子电路/部件加电升压时需要三态工况的电子电路和/或部件例如电视中,可以采用三态电路。本发明的三态电路可操作地连接到三态缓冲器的控制电路的启用输入端。在电子电路加电升压期间,该控制电路是可操作的,以便直到达到一预定的时间段之前防止三态缓冲器的输入传递到三态缓冲器的输出端,其中该控制电路是可操作的,以便使数据能从三态缓冲器的输入传递到三态缓冲器的输出端。 | ||
| 搜索关键词： | 用于 升压 工况 三态 电路 | ||
【主权项】：
1.一种设备，其包括：缓冲器电路，该缓冲器电路具有第一工作模式和第二工作模式，在第一工作模式期间，响应于输入信号的逻辑状态，由缓冲器电路产生的输出信号呈现第一和第二逻辑状态的其中之一；在第二工作模式期间，输出信号呈现与输入信号的逻辑状态无关的第三逻辑状态；以及控制电路，用于产生控制信号，该控制信号使缓冲器电路选择性地工作在第一工作模式和第二工作模式的其中之一；该控制电路是可操作的，用于仅直接响应工作电源施加到控制电路产生控制信号；该控制电路产生控制信号，该控制信号用于仅在工作电源施加到控制电路之后的一预定时间间隔，使缓冲器电路工作在第二工作模式；控制电路产生控制信号，该控制信号用于在该预定时间间隔之外的所有时间使缓冲器电路工作在第二工作模式。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于汤姆森特许公司，未经汤姆森特许公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/00810399.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 二极管替代电路及具有其的栅极驱动芯片-202310954382.0
- 滕爵润;余远强;杨世红;熊平 - 陕西亚成微电子股份有限公司
- 2023-07-31 - 2023-10-24 - H03K19/094
- 本说明书实施例提供一种二极管替代电路及具有其的栅极驱动芯片，二极管替代电路包括：输入逻辑模块、电平移位模块和高压开关模块；输入逻辑模块的输入端适用于与控制芯片电连接，输入逻辑模块的输出端与电平移位模块的输入端电连接；电平移位模块的输出端与高压管开关模块的输入端电连接；高压开关模块的输出端适用于与电容器电连接；输入逻辑模块用于接收逻辑信号，基于逻辑信号控制电平移位模块；电平移位模块用于将低侧信号转换为高侧信号；高压开关模块用于根据电平移位模块的输出信号导通或截止。通过输入逻辑模块和电平移位模块从低侧通道生成逻辑信号，降低芯片的工艺实现难度，减少续流二极管导通压降带来的功率损耗，提高芯片性能。
- 一种熔丝修调电路-202211044088.8
- 杨阳;唐毓尚;段方;袁兴林;陈旺云;凌豪 - 贵州振华风光半导体股份有限公司
- 2022-08-30 - 2023-10-24 - H03K19/094
- 本发明提供一种熔丝修调电路，使用时集成在封装完成的目标被修调芯片内，所述修调电路包括：解码模块和修调模块；所述解码模块的接收端通过所述目标被修调芯片的一个引脚与外部信号发生器相连，用于将所述外部信号发生器发出的第一复合信号解码为预修调信号，还用于将所述外部信号发生器发出的第二复合信号解码为修调信号；所述修调模块用于根据所述解码模块发出的预修调信号对所述目标被修调芯片进行预修调，还用于根据所述解码模块发出的所述预修调信号和所述修调信号对所述目标被修调芯片进行修调。解决了现有技术中存在的对熔丝熔断的控制信号通常对需要较多的控制引脚接收修调控制信号且封装应力使校准后的参数产生产生偏差的问题。
- 一个基于II型同相积分器的忆阻器-202310948293.5
- 周磊;王春娥 - 盐城工学院
- 2023-07-31 - 2023-10-20 - H03K19/094
- 本发明公开了一个基于II型同相积分器的忆阻器，包括场效应管M1，7个二极管#imgabs0#，电阻#imgabs1#和#imgabs2#，运放U1。U1的“—”端与#imgabs3#的阴极，#imgabs4#的阳极，#imgabs5#的一端相连。#imgabs6#的另一端接地。#imgabs7#的阴极与#imgabs8#的阳极，M1的“G”端，U1的“O”端相连。输入#imgabs9#与U1的“+”端，#imgabs10#的一端相连。#imgabs11#的另一端和场效应管M1的“D”端相连。M1的“S”端接地。6个二极管#imgabs12#按阴阳极相接的串联方式连接。
- 一种抗高压的轨到轨输入级电路及运算放大器-202310701608.6
- 潘杰;李凡阳;原义栋;沈红伟;温立国;李梦姣 - 北京智芯微电子科技有限公司;福州大学
- 2023-06-13 - 2023-10-20 - H03K19/094
- 本发明实施例提供一种抗高压的轨到轨输入级电路及运算放大器，属于集成电路技术领域。所述轨到轨输入级电路包括：轨到轨输入模块，其通过多组N/P型低压器件互补差分对形成为恒跨导结构，用于接入并处理差分输入信号；抗高压模块，其包括设置在所述轨到轨输入模块的差分输出路径上的N/P型高压器件互补差分对，用于对所述轨到轨输入模块中的各个N/P型低压器件进行限压；以及共模反馈模块，连接所述抗高压模块中的各个N/P型高压器件的控制端，以向相应N/P型高压器件提供控制电压。据此，抗高压模块中的高压器件被共模反馈模块提供的控制电压所控制，进而改变相应高压器件的端口间电压，以实现对轨到轨输入模块中的低压器件的限压，避免低压器件被击穿。
- 三态输出缓冲器的栅极控制电路-201880034240.X
- C·M·格拉韦斯 - 德州仪器公司
- 2018-06-28 - 2023-10-17 - H03K19/0944
- 在第一电压域中操作的三态输出缓冲器的栅极控制电路(300A)包含上拉电路(304A)，其耦合在上轨(V
- 电源电压自适应晶振驱动电路和振荡器-202011228208.0
- 李林旭;赵鹏;宋阳;黄太明;孔凡粤 - 深圳市国微电子有限公司
- 2020-11-06 - 2023-10-10 - H03K19/0944
- 本发明适用于晶振技术领域，尤其涉及一种电源电压自适应晶振驱动电路和振荡器，其中，电源电压自适应晶振驱动电路包括滤波转换电路、参考电压电路、电源电压控制电路、反馈电阻和多个驱动电路，电源电压控制电路对供电电压进行电压比较和判断，并根据比较结果输出若干个第一电平信号控制若干个驱动电路开启，以使对应个数的驱动电路启动，进而组合驱动晶振单元，以使晶振单元输出对应大小的时钟信号至后端，多个驱动电路根据供电电压的大小对应开启，并提供匹配的偏置电流，兼容性高，且避免出现过压驱动和欠压驱动问题。
- 一种高压驱动电路和芯片-202310802700.1
- 程君永 - 屹晶微电子（台州）有限公司
- 2023-07-03 - 2023-10-03 - H03K19/0944
- 本发明公开了一种高压驱动电路和芯片，包括电平位移模块、高侧驱动模块、低侧驱动模块、自举电路模块和驱动功率管电路。电平位移模块、高侧驱动模块、自举电路模块和驱动功率管电路依次连接，低侧驱动模块的输出连接驱动功率管电路，电平位移模块将第一电压范围的高低电平转换为第二电压范围的低高电平输出；高侧驱动模块基于偏置电压输出第二电压范围的高低电平信号；低侧驱动模块输出第一电压范围的高低电平信号；自举电路模块用于输出第三电压范围的高低电平信号；驱动功率管电路根据第一电压范围的高低电平信号和第三电压范围的高低电平信号，输出第三电压范围的高低电平信号。本申请采用低压管和内部自举电路，减少了面积，降低了成本。
- 一种CMOS反相器延迟电路-202210176848.4
- 张保侠;周海澎;朱琪;肖培磊;陈彦杰;来佳艳 - 中国电子科技集团公司第五十八研究所
- 2022-02-24 - 2023-09-29 - H03K19/0948
- 本发明公开一种CMOS反相器延迟电路，属于集成电路领域。所述CMOS反相器延迟电路通过添加2个MOS使能管，根据需要可多作几组，可选择性的改变电容C1的充电电源的高低，而输出反相器INV2的反转电压设置为VDD/2恒定不变，从而实现延迟电路整体信号输出延迟时间可控。利用切换使能MOS管的开关实现反相器的电源切换，从而控制电容C1的充放电时间，从而控制最后一级CMOS反相器的延迟输出。而且本发明的CMOS反相器延迟电路简单实用，在需要增大时间延迟时，不用增大电容面积，极大地减小了版图面积；在需要减小时间延迟时，也不用修改电容参数，减少版图工作量；从而轻松实现延迟时间可控，缩小成本。
- 一种用于PID传感器的驱动电路-202320921673.5
- 苏爱民;陈冰 - 上海亘快科技有限公司
- 2023-04-21 - 2023-09-26 - H03K19/094
- 本实用新型提供一种用于PID传感器的驱动电路，至少包括：控制模块及振荡模块，其中：所述控制模块基于参数配置以自动生成高低电平交替切换的控制信号；所述振荡模块的输入端与所述控制模块的输出端连接，所述振荡模块基于所述控制信号生成对应的驱动信号，所述驱动信号驱动PID传感器中的紫外光源以进行周期性工作。本实用新型的用于PID传感器的驱动电路，通过控制模块自动生成控制信号，进而使紫外光源进行周期性工作，使驱动电路不会宕机，最大限度地降低驱动电路的功耗，可靠性高。
- 一种新型无源浮地型忆阻器电路-202310851125.4
- 施阁;吴世恩;林如斌;王晨宇;黄玉清 - 中国计量大学
- 2023-07-12 - 2023-09-22 - H03K19/0944
- 本发明公开了一种新型无源浮地型忆阻器电路，整体电路由2个PMOS晶体管(
- 一种基于三输入TFET器件的一位全加器-202010380082.2
- 胡建平;高晗晔;叶浩;张子豪 - 深圳市元视芯智能科技有限公司
- 2020-05-08 - 2023-09-22 - H03K19/0948
- 本发明公开了一种基于三输入TFET器件的一位全加器，包括第十四个TFET管，七个TFET管采用P型三输入TFET器件实现，七个TFET管采用N型三输入TFET器件实现，N型三输入TFET器件三个栅极中任意两个或三个接入的输入信号均为1时，N型三输入TFET器件的源极和漏极之间导通，P型三输入TFET器件三个栅极中任意两个接入或者三个接入的输入信号为0时，P型三输入TFET器件的源极和漏极之间导通；优点是电路结构较为简单，电路面积和功耗较小，速度较快。
- 反相器-201811434485.X
- 徐薪承;曹太和;林柏青 - 瑞昱半导体股份有限公司
- 2018-11-28 - 2023-09-22 - H03K19/094
- 本发明公开了一种反相器，能够耐受高电压，其一实施例包含一控制电压产生电路、一高电压传输电路与一低电压传输电路。该控制电压产生电路依据一输入端的一输入电压产生复数个控制电压包含一第一群控制电压与一第二群控制电压，其中一群包含复数个递减电压，另一群包含复数个相同电压。该高电压传输电路耦接于一高电压端与一输出端之间，用来于该输入电压为一低准位电压时，依据该第一群控制电压而导通，从而该输出端的一输出电压等于该高电压端的一高电压。该低电压传输电路耦接于该输出端与一低电压端之间，用来于该输入电压为一高准位电压时，依据该第二群控制电压而导通，从而该输出电压等于该低电压端的一低电压。
- 高频程控容性阻抗电路及测量装置-201610054843.9
- 严波;王悦;王铁军;李维森 - 普源精电科技股份有限公司
- 2016-01-27 - 2023-09-22 - H03K19/0944
- 本发明提供了一种高频程控容性阻抗电路及测量装置，所述高频程控容性阻抗电路包括至少一个高频容性阻抗单元，所述高频容性阻抗单元包括：程控放大器及电容，所述程控放大器与所述电容串联，其中，所述程控放大器的信号输入端作为所述高频容性阻抗单元的信号输入端，所述电容的输出端作为所述高频容性阻抗单元的信号输出端。利用本发明，可以减小现有技术中的程控容性阻抗电路的开关元件导通电阻和寄生电容的影响，提高了程控容性阻抗电路的高频性能。
- 一种高速D触发器电路和高速D触发器芯片-202310763591.7
- 王运锋;王晓阳 - 上海奎芯集成电路设计有限公司
- 2023-06-26 - 2023-09-15 - H03K19/094
- 本发明提供一种高速D触发器电路和高速D触发器芯片，利用第一反相器、第一锁存单元、第二锁存单元和第二反相器构建D触发器，其中，输入信号与第一反相器的输入端相连，第一反相器的输出端与第一三态门的输入端相连，第一三态门的输出端以及第二三态门的输出端均与第三反相器的输入端相连，第三反相器的输出端分别与第二三态门的输入端以及第三三态门的输入端相连；第三三态门的输出端以及第四三态门的输出端均与第四反相器的输入端相连，第四反相器的输出端分别与第四三态门的输入端以及第二反相器的输入端相连，有效缩短了该电路的建立时间和保持时间，优化了D触发器的性能，且提升了电路的驱动能力，可以灵活的设计后面的负载电路。
- 电子装置-202210106745.0
- 郭信志 - 广达电脑股份有限公司
- 2022-01-28 - 2023-07-28 - H03K19/0944
- 一种电子装置，包括：一磁滞电路、一分压电路、一控制电路，以及一放电电阻器。磁滞电路具有一第一临界电位和一第二临界电位，其中磁滞电路可根据一输出节点处的一输出电位来产生一磁滞电位。分压电路可根据输出电位和磁滞电位来产生一分压电位。控制电路具有一参考电位，并可监控分压电位。若分压电位低于参考电位，则控制电路可藉由放电电阻器对输出节点处的输出电位执行一放电操作。
- 一种屏蔽SET脉冲信号的反相器链电路、模块-202310479122.2
- 赵强;许鑫;林涵宇;张亚楠;董汉文;郝礼才;戴成虎;彭春雨;吴秀龙;蔺智挺 - 安徽大学
- 2023-04-28 - 2023-07-25 - H03K19/094
- 本发明涉及集成电路设计技术领域，更具体的，涉及一种屏蔽SET脉冲信号的反相器链电路，以及基于该种屏蔽SET脉冲信号的反相器链电路封装的模块。本发明基于三级反相器结构构建出反相器链，不仅具备反相器的基本功能，还通过合理的电路设计，使得该反相器链屏蔽SET脉冲信号的能力突出，可以屏蔽任意方向电压跳变，保证输出节点o3仍能以正确的逻辑状态进行输出。
- 反熔丝修调电路及其修调方法-202110405611.4
- 毛晓峰;黄朝刚;李剑 - 泉芯电子技术（深圳）有限公司
- 2021-04-15 - 2023-07-14 - H03K19/094
- 本发明涉及反熔丝修调电路及其修调方法。反熔丝修调电路，包括恒流源电路、检测电路、反熔丝、隔离限流电路、电源电压VDD，所述恒流源电路顺序连接检测电路、隔离限流电路和反熔丝；当检测电路检测到状态电压V
- 由共栅互补场效应晶体管构建的D锁存器-202111016423.9
- 丁荣正;俞少峰;朱小娜 - 复旦大学
- 2021-08-31 - 2023-07-07 - H03K19/0948
- 本发明提供了一种由共栅互补场效应晶体管构建的D锁存器，包括第一互补场效应晶体管、第二互补场效应晶体管、第三互补场效应晶体管、第四互补场效应晶体管以及第五互补场效应晶体管，增加了D锁存器的电路集成度。
- 基于忆阻器的反相器结构、振荡器、真随机数装置及芯片-202310301328.6
- 鹿益铭 - 昕原半导体(上海)有限公司;昕原半导体（杭州）有限公司;昕原半导体（深圳）有限公司
- 2023-03-24 - 2023-06-30 - H03K19/094
- 本申请提供一种基于忆阻器的反相器结构、振荡器、真随机数装置及芯片，所述反相器结构包括：PMOS单元和NMOS单元；忆阻器，所述忆阻器串联于所述PMOS单元和所述NMOS单元之间；所述PMOS单元、所述NMOS单元和所述忆阻器构成反相器结构，其中，所述忆阻器与所述PMOS单元的连接点作为反向输出端。本申请通过忆阻器构成的反相器，进而组建环形振荡器，有效提升了振荡的不稳定性。
- 使用FET对的双轨电路-201680085278.0
- M·R·杜伦;R·C·布鲁克斯 - 惠普发展公司;有限责任合伙企业
- 2016-07-17 - 2023-06-20 - H03K19/094
- 示例实现方式涉及使用FET对的双轨电路。例如，根据本公开的电路可以包括耦合到双轨电路的第一场效应晶体管(FET)对、耦合到所述双轨电路的第二FET对以及耦合到所述第一FET对和所述第二FET对的控制器。所述控制器可以使用所述第一FET对和所述第二FET对来切换电源到所述双轨电路。所述双轨电路可以将电源从耦合到所述第一FET对的第一电源或耦合到所述第二FET对的第二电源提供到计算设备。
- 一种高线性度幅相控制接收前端电路-202110313362.6
- 廖兵兵;王研;刘明;丁娜;吕伟;段宗明;吴博文 - 中国电子科技集团公司第三十八研究所
- 2021-03-24 - 2023-06-13 - H03K19/094
- 本发明公开了一种高线性度幅相控制接收前端电路，属于射频集成电路设计技术领域，包括首级驱动放大模块、衰减模块、移相模块、末级增益补偿模块、输入匹配巴伦、输出匹配巴伦、多个级间匹配变压器。本发明由于采用CMOS工艺，相比GaAs在成本上具有优势；由于电路移相器采用有源矢量调制，相比无源结构的移相器，面积更小；由于电路采用全差分结构，能够抑制共模干扰，减小键合线电感的影响，同时具有ESD保护作用；由于电路首级采用驱动放大器，线性度高，同时优化级间匹配，后仿真标明，本接收前端电路在工作频段输入P‑1为‑2dBm，值得被推广使用。
- 逻辑控制电路-202223542065.8
- 李宗翰;陈智圣 - 立积电子股份有限公司
- 2022-12-29 - 2023-06-13 - H03K19/094
- 本实用新型提供一种逻辑控制电路，其中转态检测电路依据第一输入信号以及第二输入信号的电平变化提供转态检测信号。逻辑电路根据第一输入信号及第二输入信号产生第一逻辑信号。与门电路根据转态检测信号及第一逻辑信号产生第二逻辑信号。反向器根据第二逻辑信号产生第三逻辑信号，第一传输门接收第一输入信号并受控于第二逻辑信号与第三逻辑信号，以提供第一输出信号，第二传输门接收第二输入信号并受控于第二逻辑信号与第三逻辑信号，以提供第二输出信号，本实用新型提供的逻辑控制电路，可依据多个输入信号的电平及电平变化来提供多个输出信号，其中多个输出信号的电平具有多种组合，以满足用户的控制需求。
- 时钟门控单元-202211559648.3
- 池其辉;吴思妍;林诗云 - 联发科技股份有限公司
- 2022-12-06 - 2023-06-09 - H03K19/094
- 本发明公开一种时钟门控单元，包括：输入级，接收第一时钟信号和至少一个输入使能信号，并根据该第一时钟信号产生对应于该至少一个输入使能信号之一的第一使能信号；以及输出级，耦接输入级，接收该第一使能信号和该第一时钟信号，并根据该第一使能信号和该第一时钟信号产生时钟门控信号，其中该输入级基于第一电压阈值操作，并且该输出级基于第二电压阈值操作，并且其中该第一电压阈值不同于该第二电压阈值。本发明可以根据输入级与输出级各自所需的电压阈值来运行，避免采用同样的电压阈值造成的功耗较高等问题，并且降低泄漏电流，大大提高了时钟门控单元各方面的性能。
- 电压保持电路及使用其的电子装置-201811617651.X
- 曾华俊;王笃修 - 新唐科技股份有限公司
- 2018-12-28 - 2023-06-09 - H03K19/094
- 一种电压保持电路及使用其的电子装置。所述电压保持电路包括第一晶体管、第二晶体管以及第一电容。第一晶体管的第一端耦接输入电压，第一晶体管的控制端接收控制信号。第二晶体管的第一端耦接第一晶体管的第二端，第二晶体管第二端作为电压保持电路的输出端，第二晶体管的控制端接收控制信号。第一电容的第一端耦接至第一晶体管的第二端以及第二晶体管的第一端。第一电容的第一端的保持电压通过第一电容、第一晶体管以及第二晶体管中的寄生二极管来维持。
- 一种自带偏置的低电压比较器-202210046373.7
- 廖永波;刘玉婷;刘仰猛 - 电子科技大学
- 2022-01-14 - 2023-05-23 - H03K19/0944
- 本发明适用于集成电路技术，提供了一种自带偏置的低电压比较器，该电路的结构非常简单，一共包括六个MOS管，其中三个MOS管使得参考电压充当电路的偏置电压，结合另外三个MOS管，完成电压比较的工作。由于其特殊的结构，本发明中的电路存在以下优势：1、本发明中的比较器可以工作在较低的电压下。2、本发明中的比较器的使能信号EN可以让比较器工作完成后将比较器关断，节约功耗。3、本发明中的比较器自带偏置，结构简单，功耗比一般电路更低。4、本发明中的比较器共模输入范围比较大。5、本发明中的比较器共模输入电压相对较低的时候，输入输出的传输延时更小。
- 反相器和电子装置-202111349339.9
- 丁士鹏;陈讲重 - 上海格易电子有限公司
- 2021-11-15 - 2023-05-16 - H03K19/094
- 本申请公开了一种反相器和电子装置，其包括：驱动单元，连接反相器输入端与反相器输出端，且包括第一PMOS管和第一NMOS管，用以接收输入信号，并提供输出信号；第一开关单元，连接于电源端与第一PMOS管之间；第二开关单元，连接于接地端与第一NMOS管之间；第一延迟单元，连接于第一开关单元与反相器输入端之间，用以在输入信号的下降沿延迟第一开关单元的导通开始时间；第二延迟单元，连接于第二开关单元与反相器输入端之间，用以在输入信号的上升沿延迟第二开关单元的导通开始时间。本申请旨在当慢信号输入下，能够降低反相器功耗，且确保反相器的驱动能力，以改善反相器对输入的响应速度。
- 面向中低频电路应用的数字D锁存器-201911369772.1
- 郭靖;蔡宣明 - 中北大学
- 2019-12-26 - 2023-05-05 - H03K19/094
- 面向中低频电路应用的数字D锁存器，属于微电子器件可靠性领域中抗辐射粒子加固技术领域。解决了传统数字D锁存器在恢复单个节点翻转或两个节点翻转的同时，无法兼具较小的面积、低功耗和延迟少的问题。本发明将晶体管TP3的栅极、晶体管TN1的栅极和节点S5相连接，将晶体管TP4的栅极、晶体管TN2的栅极和节点S6相连接，将晶体管TP9的栅极、晶体管TN9的栅极和节点S1相连接，将晶体管TP10的栅极、晶体管TN10的栅极和节点S2相连接，这种连接方式可以将面积最小化，同时，这种连接方式还可以同时提高对节点S3、S4、S7、S8的抗翻转的能力。本发明主要应用在中低频电路中。
- 动态触发器及电子设备-201880038966.0
- 吴敬杰;杨智文;谢文斌 - 崛智科技股份有限公司
- 2018-06-25 - 2023-05-02 - H03K19/094
- 本发明实施例提供一种动态触发器。所述动态触发器包括传输闸、第一逆变器、第二逆变器、上拉电晶体及下拉电晶体。上拉电晶体及下拉电晶体即组构成一个反馈逆变器，并且相较于作为三态逆变器的第一逆变器而言，此反馈逆变器则被配置成一个弱保持电路。因此，所述动态触发器可以是使得主锁存器利用三态逆变器来进行数据撷取，以减少漏电问题。除此之外，所述动态触发器还可以是使得从属锁存器利用弱保持电路来存储数据，从而避免浮动点来驱动输出。
- 一种同时具有老化检测和PUF功能的电路-201911249443.3
- 张跃军;栾志存;李憬;林烨 - 宁波大学
- 2019-12-09 - 2023-04-28 - H03K19/094
- 本发明公开了一种同时具有老化检测和PUF功能的电路，包括控制驱动电路和128个功能单元电路，每个功能单元电路分别包括第一VCO阵列、第二VCO阵列、第一整形电路、第二整形电路、第一电平转换电路、第二电平转换电路、功能控制模块、第一计数器、第二计数器、仲裁器、相位比较器和检测窗口；优点是将老化检测功能和PUF功能进行集成，既能实现老化检测功能也能实现PUF电路功能，应用于芯片时可以提高芯片的集成度，降低芯片面积。
- 一种加速芯片中长走线建立时间的电路-202211673362.8
- 张保侠;朱琪;肖培磊 - 中国电子科技集团公司第五十八研究所
- 2022-12-26 - 2023-04-25 - H03K19/094
- 本发明公开一种加速芯片中长走线建立时间的电路，属于集成电路领域，包括前级BUFFER电路、后级KEEPER电路、第一MOS器件、第二MOS器件；BUFFER电路和KEEPER电路相串联。BUFFER电路包括串联的第一反相器和第二反相器，KEEPER电路包括串联的第三反相器和第六反相器；第二反相器的输出端通过信号线连接至第三反相器的输入端。第二MOS器件的源极端连接GND信号，漏极端连接第六反相器内部NMOS的源极端；第一MOS器件的源极端连接Vcc信号，漏极端连接第六反相器内部PMOS的源极端；第一MOS器件的栅极端与第二MOS器件的栅极端分别连接单独供给的使能信号。本发明通过增加2个开关MOS管，消除KEEPER电路内部信号线上前一状态对信号线上信号建立时间的冲突影响，简单易操作，且节省版图面积和成本。
- 专利分类
