“R·周”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果43个，建议您升级VIP下载更多相关专利

[发明专利]络合物-CN201580040531.6有效
发明人： T·科拉科特;R·周;A·乔恩迪安吉利斯 -专利权人：庄信万丰股份有限公司
申请日： 2015-03-20 - 公布日： 2020-08-21 - 主分类号： C07F15/00 文献下载
摘要：本发明提供式(1)的钯(II)络合物或式(2)的钯(II)络合物。R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R18、R19、R20、R21、R22、R23和R24、m、E和X如说明书中所述。本发明还提供一种制备络合物的方法，和它们在碳‑碳和碳‑杂原子偶合反应中的用途。
络合物

[发明专利]Ⅲ族-N纳米线晶体管-CN201710025642.0有效
发明人： H·W·田;R·周;B·舒-金;G·杜威;J·卡瓦列罗斯;M·V·梅茨;N·慕克吉;R·皮拉里塞泰;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2020-08-21 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及Ⅲ族‑N纳米线晶体管。Ⅲ族‑N纳米线设置于衬底上。纵向长度的纳米线被限定在第一Ⅲ族‑N材料的沟道区中，源极区与沟道区的第一端电耦合，并且漏极区与沟道区的第二端电耦合。在第一Ⅲ族‑N材料上的第二Ⅲ族‑N材料用作纳米线表面上的电荷诱导层，和/或势垒层。栅极绝缘体和/或栅极导体在沟道区内完全同轴地环绕纳米线。漏极触点和源极触点可以类似地完全同轴地环绕漏极区和源极区。
纳米晶体管

[发明专利]络合物-CN202010008022.8在审
发明人： T·科拉科特;R·周;A·乔恩迪安吉利斯 -专利权人：庄信万丰股份有限公司
申请日： 2015-03-20 - 公布日： 2020-05-19 - 主分类号： C07F15/00 文献下载
摘要：本发明提供式(1)的钯(II)络合物或式(2)的钯(II)络合物。R1、R2、R3、R4、R5、R6、R7、R8、R9、R10、R11、R12、R18、R19、R20、R21、R22、R23和R24、m、E和X如说明书中所述。本发明还提供一种制备络合物的方法，和它们在碳‑碳和碳‑杂原子偶合反应中的用途。
络合物

[发明专利]具有提供陡峭的亚阈值摆幅的外延层的III-N晶体管-CN201480076341.5有效
发明人： H·W·田;S·达斯古普塔;M·拉多萨夫列维奇;R·周 -专利权人：英特尔公司
申请日： 2014-03-25 - 公布日： 2019-12-31 - 主分类号： H01L29/778 文献下载
摘要：描述了具有外延半导体异质结构的III‑N晶体管，该外延半导体异质结构具有陡峭的亚阈值斜率。在实施例中，III‑N HFET采用具有平衡的和相反的III‑N极化材料的栅极叠置体。可以通过外部电场(例如，与所施加的栅极电极电压相关联的)来调制相反的III‑N极化材料的整体有效极化。在实施例中，通过成分和/或膜厚度来调节栅极叠置体内的III‑N材料之间的极化强度差异，以获得期望的晶体管阈值电压(V
具有提供陡峭阈值外延 iii 晶体管

[发明专利]具有增强的击穿电压的III-N晶体管-CN201480076340.0有效
发明人： H·W·田;B·舒-金;S·达斯古普塔;R·周;S·H·宋;R·皮拉里塞泰;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2014-03-26 - 公布日： 2019-10-18 - 主分类号： H01L29/78 文献下载
摘要：讨论了与具有增强的击穿电压的III‑N晶体管有关的技术、包含这样的晶体管的系统以及用于形成它们的方法。这样的晶体管包括处于衬底之上的具有开口的硬掩模、源极、漏极以及处于源极与漏极之间的沟道，并且源极或漏极的一部分设置在硬掩模的开口之上。
具有增强击穿电压 iii 晶体管

[发明专利]在硅鳍状物的(111)平面上形成III-V族器件结构-CN201380079142.5有效
发明人： S·达斯古普塔;H·W·田;S·加德纳;B·舒金;M·拉多萨夫列维奇;S·H·宋;R·周 -专利权人：英特尔公司
申请日： 2013-09-25 - 公布日： 2019-03-19 - 主分类号： H01L29/778 文献下载
摘要：描述了形成高电压(111)硅纳米结构的方法。这些方法和结构可以包括：在硅鳍状物结构的(111)表面上形成III‑V族器件层；在III‑V族器件层上形成2DEG诱导平坦化层；在硅鳍状物的末端端部上在III‑V族器件层的一部分上形成源极材料/漏极材料。可以去除硅鳍状物的在源极与漏极区域之间的中间部分，并且采用电介质材料回填，以及随后可以在III‑V族器件层上形成栅极电介质和栅极材料。
硅鳍状物 111 平面形成 iii 器件结构

[发明专利]在硅鳍状物上形成LED结构-CN201380079214.6有效
发明人： S·达斯古普塔;H·W·田;R·周;M·拉多萨夫列维奇;B·舒-金;S·加德纳 -专利权人：英特尔公司
申请日： 2013-09-27 - 公布日： 2019-02-22 - 主分类号： H01L33/30 文献下载
摘要：描述了在硅鳍状物模板上形成III‑V LED结构的方法。那些方法和结构可以包括：在硅鳍状物的硅(111)平面上形成n掺杂III‑V层，在n掺杂III‑V层上形成量子阱层，在量子阱层上形成p掺杂III‑V层，以及随后在p掺杂III‑V层上形成欧姆接触层。
硅鳍状物上形成 led 结构

[实用新型]用于喉罩装置的套箍结构和喉罩装置-CN201720581087.5有效
发明人：解荡;A·马;R·周;朱晓霞 -专利权人：柯惠有限合伙公司
申请日： 2017-05-23 - 公布日： 2018-08-31 - 主分类号： A61M16/00 文献下载
摘要：提供了一种用于喉罩装置的套箍结构，所述套箍结构包括：内层套箍，所述内层套箍套箍结构的限定将要膨胀或自膨胀的环状主腔；外层套箍，所述外层套箍围绕内层套箍；其中外层套箍具有比内层套箍更高的伸长率和更薄的厚度，使得套箍结构可以很均匀地顺应患者的组织结构。利用这种双层套箍结构，将改善喉罩装置的泄漏抗性。还提供了一种具有这种套箍结构的喉罩装置。
喉罩套箍内层套外层套装置提供组织结构伸长率双层套自膨胀抗性箍套主腔泄漏膨胀

[发明专利]高稳定性电子自旋存储器-CN201380074016.0有效
发明人： C·郭;K·奥乌兹;B·多伊尔;E·I·卡尔波夫;R·M·莫亚拉德;D·肯克;R·周 -专利权人：英特尔公司
申请日： 2013-03-28 - 公布日： 2018-03-13 - 主分类号： H01L43/12 文献下载
摘要：实施例包括磁隧道结(MTJ)，其包括自由磁层、固定磁层、以及所述自由磁层与所述固定磁层之间的隧道势垒；所述隧道势垒直接接触所述自由磁层的第一侧；以及氧化物层，其直接接触所述自由磁层的第二侧；其中，所述隧道势垒包括氧化物并且具有第一电阻‑面积(RA)乘积，并且所述氧化物层具有低于所述第一RA乘积的第二RA乘积。所述MTJ可以包括在垂直自旋转移矩存储器中。所述隧道势垒和所述氧化物层形成了具有高稳定性的存储器，其RA乘积大体上不高于具有仅单个氧化物层的MTJ的较不稳定的存储器。本文中描述了其它实施例。
稳定性电子自旋存储器

[发明专利]用于提供隐私信息检索的系统、方法和装置-CN201680011736.6有效
发明人： R·周;E·王;V·费加德 -专利权人：英特尔公司
申请日： 2016-02-03 - 公布日： 2017-10-17 - 主分类号： G06F17/30 文献下载
摘要：用于提供隐私信息检索的系统、方法和装置。所公开的示例系统包括第一可信处理单元，所述第一可信处理单元用于存储数据的第一部分，从而使得除所述第一可信处理单元以外的实体无法访问所述数据在所述第一可信处理单元中的所述第一部分；第二可信处理单元，所述第二可信处理单元用于存储所述数据的第二部分，从而使得除所述第二可信处理单元以外的实体无法访问所述数据在所述第二可信处理单元中的所述第二部分；以及第三可信处理单元，所述第三可信处理单元用于：确定在请求中所指定的数据元素存储在所述第一可信处理单元中；从所述第一可信处理单元请求所述数据元素；向所述第二可信处理单元发送伪请求；以及向请求器发送所述数据元素。
用于提供隐私信息检索系统方法装置

[发明专利]高电压场效应晶体管-CN201180076395.8有效
发明人： H·W·田;R·周;B·舒-金;G·杜威;J·卡瓦列罗斯;M·V·梅茨;N·慕克吉;R·皮拉里塞泰;M·拉多萨夫列维奇 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2017-10-13 - 主分类号： H01L29/78 文献下载
摘要：本发明描述了适合于高电压和高频率操作的晶体管。在衬底上垂直地或水平地设置纳米线。所述纳米线的纵向长度被限定到第一半导体材料的沟道区中，源极区与所述沟道区的第一端电耦合，漏极区与所述沟道区的第二端电耦合，并且非本征漏极区设置于所述沟道区与漏极区之间。所述非本征漏极区的带隙比所述第一半导体的带隙宽。包括栅极导体和栅极绝缘体的栅极堆叠体同轴地完全环绕所述沟道区，漏极和源极接触部类似地也同轴地完全环绕所述漏极和源极区。
电压场效应晶体管

[发明专利]自对准栅极后制III‑N晶体管-CN201480080622.8在审
发明人： H·W·田;S·达斯古普塔;S·M·宋;S·加德纳;M·拉多萨夫列维奇;R·周 -专利权人：英特尔公司
申请日： 2014-08-13 - 公布日： 2017-08-18 - 主分类号： H01L29/778 文献下载
摘要：论述了与具有自对准栅极的III‑N晶体管、包含这种晶体管的系统及用于形成这种晶体管的方法有关的技术。这种晶体管包括位于凸起源极和凸起漏极之间的极化层；位于源极和漏极之间并在极化层之上的栅极；以及在源极和漏极之上并且在其间具有开口的横向外延过生长，使得至少栅极的邻近极化层的部分与开口对准。
对准栅极 iii 晶体管

[发明专利]用于集成有功率管理和射频电路的片上系统(SOC)结构的III族‑N晶体管-CN201180075626.3有效
发明人： H·W·田;R·周;V·拉奥;N·慕克吉;M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;J·卡瓦列罗斯 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2017-06-13 - 主分类号： H01L27/06 文献下载
摘要：利用基于能实现高Ft以及也具有充分高的击穿电压(BV)的III族‑氮化物(III‑N)的晶体管技术来集成RFIC与PMIC的片上系统(SoC)解决方案，以实现高电压和/或高功率电路。在实施例中，III组‑N晶体管结构容易进行缩放，以在很多相继代的器件中维持性能改善路线。在实施例中，III组‑N晶体管结构容易与IV族晶体管结构，例如平面和非平面硅CMOS晶体管技术进行单片集成。利用允许增强模式工作和良好栅极钝化的置换栅极技术形成具有一个或多个凹陷栅极、对称源极和漏极、再生长源极/漏极的平面和非平面HEMT实施例。
用于集成功率管理射频电路系统 soc 结构 iii 晶体管

[发明专利]制造磁极和护罩的方法-CN201210182781.1有效
发明人： M·蒋;R·周;G·罗;M·大杉;D·杨 -专利权人：西部数据（弗里蒙特）公司
申请日： 2012-06-05 - 公布日： 2017-04-12 - 主分类号： G11B5/10 文献下载
摘要：本发明涉及一种制造用于数据存储系统的磁记录换能器的过程，该过程包括提供衬底、下层以及在下层上沉积至第一厚度并与所述下层接触的第一非磁性中间层，在第一中间层的第一部分上执行第一扫描抛光以平面化第一中间层的第一部分至第二厚度，在平面化的第一中间层的第一部分中提供主磁极，提供位于第一中间层的第一部分上并与其接触的光阻材料的第一图案，该图案包括限定侧面护罩沟槽的孔隙，执行湿蚀刻以去除第一中间层的至少部分从而暴露多个主磁极侧面中的至少一个，以及在侧面护罩沟槽中沉积侧面护罩材料。
制造磁极护罩过程

[发明专利]在栅绕式架构中的锗和III‑V纳米线及纳米带的CMOS实现-CN201180075625.9有效
发明人： M·拉多萨夫列维奇;R·皮拉里塞泰;G·杜威;N·慕克吉;J·卡瓦列罗斯;W·拉赫马迪;V·勒;B·舒-金;M·V·梅茨;R·周 -专利权人：英特尔公司
申请日： 2011-12-19 - 公布日： 2017-02-15 - 主分类号： H01L29/78 文献下载
摘要：公开了用于在同一衬底(例如硅)上的异质材料，例如III‑V族半导体材料和IV族半导体(例如Ge)的共同集成的架构和技术。在实施例中，具有交替的纳米线和牺牲层的多层异质半导体材料堆叠体用来释放纳米线并允许完全围绕纳米线晶体管的沟道区的同轴栅极结构的形成。在实施例中，单独的PMOS和NMOS沟道半导体材料与具有交替的Ge/III‑V层的覆盖层的起始衬底共同集成。在实施例中，在单独PMOS和单独NMOS器件内的多个堆叠的纳米线的垂直集成使能给定的布局区域的相当大的驱动电流。
栅绕式架构中的 iii 纳米 cmos 实现