“B·B·多里斯”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果38个，建议您升级VIP下载更多相关专利

[发明专利]鳍型场效应晶体管的鳍及其制备方法-CN201510954140.7有效
发明人： B·B·多里斯;何虹;李俊涛;王俊利;杨智超 -专利权人：国际商业机器公司
申请日： 2015-12-17 - 公布日： 2019-07-09 - 主分类号： H01L29/78 文献下载
摘要：各实施例针对一种富化和电隔离FinFET的鳍的方法。该方法包含形成至少一个鳍。该方法进一步包含在第一组条件下形成所述至少一个鳍的富化的上部。该方法进一步包含在第二组条件下从所述至少一个鳍的富化的下部形成电隔离区，其中，所述在第一组条件下的形成与所述在第二组条件下的形成是时间间隔的。该方法进一步包含与所述第二组条件分开来控制所述第一组条件。
场效应晶体管及其制备方法

[发明专利]制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件-CN201610006801.8有效
发明人： B·B·多里斯;何虹;李俊涛;王俊利;杨智超 -专利权人：国际商业机器公司
申请日： 2016-01-05 - 公布日： 2018-09-21 - 主分类号： H01L21/84 文献下载
摘要：本发明涉及制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件。描述了一种制造硅(Si)和硅锗(SiGe)鳍片的方法。该方法包括：在布置在衬底上的掩埋氧化物(BOX)层上形成至少两个Si鳍片，至少一个Si鳍片形成在第一区域中，并且至少一个Si鳍片形成在第二区域中，在第二区域中的至少一个Si鳍片比在第一区域中的至少一个Si鳍片更薄。该方法同样包括在第一区域之上沉积氧化物掩模；在第二区域中的至少一个Si鳍片上外延生长SiGe层；以及执行热退火工艺以将Ge从SiGe层驱动到在第二区域中的至少一个Si鳍片中，以在第二区域中形成至少一个SiGe鳍片。
制造 si sige cmos 器件方法以及

[发明专利]形成本地化的绝缘体上硅鳍式场效应晶体管的方法和结构-CN201380057762.9有效
发明人：程慷果;V·S·巴斯克;B·B·多里斯;A·卡基菲鲁兹;K·里姆 -专利权人：国际商业机器公司
申请日： 2013-08-15 - 公布日： 2017-07-04 - 主分类号： H01L29/78 文献下载
摘要：披露了形成本地化绝缘体上硅(SOI)finFET 104的方法和结构。在块型衬底102上形成鳍。氮化物间隔物208保护鳍的侧壁。在鳍上沉积浅沟槽隔离区域412。氧化工艺使得氧通过浅沟槽隔离区域412扩散到下方的硅中。氧与硅反应生成氧化物，其为鳍提供电隔离。浅沟槽隔离区域与鳍和/或鳍上所沉积的氮化物间隔物直接物理接触。
形成本地化绝缘体上硅鳍式场效应晶体管方法结构

[发明专利]通过阳极化形成具有介质隔离的体SiGe鳍片-CN201410089855.6有效
发明人： T·N·亚当;程慷果;B·B·多里斯;P·哈希米;A·卡基菲鲁兹;A·雷茨尼采克 -专利权人：国际商业机器公司
申请日： 2014-03-12 - 公布日： 2017-04-26 - 主分类号： H01L29/06 文献下载
摘要：本发明涉及通过阳极化形成具有介质隔离的体SiGe鳍片。提供了一种制造半导体器件的方法，该方法包括提供包括硅层、掺杂半导体层和未掺杂硅锗层的材料叠层。通过蚀刻穿过未掺杂硅锗层、掺杂半导体层并且蚀刻含硅层的一部分，由材料叠层形成至少一个鳍片结构。形成与至少一个鳍片结构的至少一个端部接触的隔离区域。阳极化工艺去除至少一个鳍片结构的掺杂半导体层以提供空隙。沉积介质层以填充在硅层和掺杂半导体层之间的空隙。然后在至少一个鳍片结构的沟道部分形成源极和漏极区域。
通过阳极形成具有介质隔离 sige

[发明专利]具有共面形貌的多高度FINFET-CN201410238899.0有效
发明人：程慷果;B·B·多里斯;P·哈希米;A·卡基菲鲁兹;A·雷茨尼采克 -专利权人：国际商业机器公司
申请日： 2014-05-30 - 公布日： 2017-04-12 - 主分类号： H01L29/78 文献下载
摘要：本发明涉及具有共面形貌的多高度FINFET。提供了一种半导体结构，其具有有着可变高度的半导体鳍而没有任何不适当的形貌。所述半导体结构包括具有第一半导体表面和第二半导体表面的半导体衬底，其中所述第一半导体表面位于所述第二半导体表面上方并且从所述第二半导体表面垂直偏移。氧化物区域直接位于所述第一半导体表面和/或所述第二半导体表面上。具有第一高度的第一组第一半导体鳍位于所述半导体衬底的所述第一半导体表面上方。具有第二高度的第二组第二半导体鳍位于所述第二半导体表面上方，其中所述第二高度不同于所述第一高度，并且其中每个第一半导体鳍和每个第二半导体鳍具有彼此共面的最上表面。
具有形貌高度 finfet

[发明专利]FINFET结构及其形成方法-CN201410206585.2有效
发明人：程慷果;B·B·多里斯;A·卡基菲鲁兹;A·雷茨尼采克 -专利权人：国际商业机器公司
申请日： 2014-05-16 - 公布日： 2017-04-12 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及FinFET结构及其形成方法。使用具有掺碳外延硅层的体硅衬底制造带有鳍的结构。该结构的pFET区域包括硅锗鳍。这些鳍通过对所述结构进行退火以将含锗层与邻接的晶体硅层混合而形成。所述结构还包括nFET区域，所述nFET区域包括由所述晶体硅层形成的硅鳍。在所述nFET区域中的所述含锗层被去除，从而在所述nFET区域中的所述晶体硅层下方产生空间。在所述空间内提供绝缘材料。通过浅沟槽隔离区使所述pFET区域与所述nFET区域电隔离。
finfet 结构及其形成方法

[发明专利]形成FinFET晶体管器件的方法和FinFET晶体管器件-CN201610059028.1在审
发明人： B·B·多里斯;何虹;王俊利;N·J·卢贝 -专利权人：国际商业机器公司;意法半导体公司
申请日： 2016-01-28 - 公布日： 2016-08-03 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及形成FinFET晶体管器件的方法和FinFET晶体管器件。一种形成finFET晶体管器件的方法包括：在衬底之上形成结晶的压缩应变硅锗(cSiGe)层；掩蔽所述cSiGe层的第一区域，以暴露所述cSiGe层的第二区域；对所述cSiGe层的暴露的第二区域执行注入处理，以使其底部非晶化并将所述第二区域中的所述cSiGe层转变为弛豫SiGe(rSiGe)层；执行退火处理，以使所述rSiGe层再结晶；在所述rSiGe层上外延生长拉伸应变硅层；以及在所述拉伸应变硅层中和所述cSiGe层的所述第一区域中图案化鳍结构。
形成 finfet 晶体管器件方法

[发明专利]具有超陡逆行阱的体鳍片FET及其制造方法-CN201310613247.6有效
发明人：蔡劲;K·K·陈;R·H·德纳尔德;B·B·多里斯;B·P·林德尔;R·穆拉丽达;G·G·沙希迪 -专利权人：国际商业机器公司
申请日： 2013-11-27 - 公布日： 2014-06-18 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及具有超陡逆行阱的体鳍片FET及其制造方法。一种用于在体衬底中形成鳍片晶体管的方法包括在体衬底上形成超陡逆行阱（SSRW）。阱包括在未掺杂层下形成的第一导电类型掺杂剂的掺杂部分。在未掺杂层上生长的鳍片材料。从鳍片材料形成鳍片结构，并且鳍片材料是未掺杂的或者掺杂的。邻近鳍片结构提供源极和漏极区域以形成鳍片场效应晶体管。
具有逆行体鳍片 fet 及其制造方法

[发明专利]具有均匀高度和底部隔离的体鳍片FET-CN201280033283.9无效
发明人：程慷果;B·B·多里斯 -专利权人：国际商业机器公司
申请日： 2012-07-03 - 公布日： 2014-03-19 - 主分类号： H01L29/732 文献下载
摘要：一种鳍片场效应晶体管（鳍片FET）、鳍片FET阵列及其制造方法。在可选地包含掺杂剂的绝缘区域上提供鳍片FET。另外，鳍片FET可选地用衬垫覆盖。以阵列提供的鳍片FET具有均匀的高度。
具有均匀高度底部隔离体鳍片 fet

[发明专利]用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构-CN201080041761.1有效
发明人：程慷果;A·卡基菲鲁兹;B·B·多里斯;G·沙伊迪 -专利权人：国际商业机器公司
申请日： 2010-09-08 - 公布日： 2012-06-20 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种高性能半导体结构和一种用于制造此结构的方法。所述半导体结构包括位于半导体衬底(12)的上表面(14)上的至少一个栅极叠层(18)，例如，FET。所述结构进一步包括第一外延半导体材料(34)，其在所述至少一个栅极叠层的沟道(40)上诱导应变。所述第一外延半导体材料位于至少一个栅极叠层的足印处，基本上在所述衬底中的一对凹陷区域(28)内，所述凹陷区域存在于所述至少一个栅极叠层的相对侧面上。扩散扩展区域(38)位于每个所述凹陷区域的所述第一外延半导体材料的上表面内。所述结构进一步包括第二外延半导体材料(36)，其位于所述扩散扩展区域的上表面上。所述第二外延半导体材料具有高于所述第一外延半导体材料的掺杂剂浓度。
用于形成具有嵌入应力性能场效应晶体管方法结构

[发明专利]用于使图形密度加倍的方法-CN201010237978.1有效
发明人：程慷果;B·B·多里斯;古川俊治 -专利权人：国际商业机器公司
申请日： 2010-07-26 - 公布日： 2011-02-09 - 主分类号： H01L21/027 文献下载
摘要：本发明涉及用于使图形密度加倍的方法。一种方法在主层上沉积未掺杂的硅层，在所述未掺杂的硅层上沉积帽层，构图在所述帽层上的掩蔽层，并将所述未掺杂的硅层构图成硅芯部。该方法在这样的工艺中将杂质引入所述硅芯部的侧壁中，该工艺使所述硅芯部的侧壁部分掺杂有杂质并使所述硅芯部中的至少一些的中心部分未掺杂。该方法去除所述帽层而留下位于所述主层上的所述硅芯部，并执行选择性材料去除工艺，以去除所述硅芯部的所述中心部分并使所述硅芯部的所述侧壁部分留在所述主层上。该方法使用所述硅芯部的所述侧壁部分作为构图掩模而至少构图所述主层，并且去除所述硅芯部的所述侧壁部分以至少留下构图后的所述主层。
用于图形密度加倍方法

[发明专利]采用自组装材料的图形形成-CN200980104087.4有效
发明人： C·T·布莱克;T·J·达尔顿;B·B·多里斯;C·拉登斯 -专利权人：国际商业机器公司
申请日： 2009-02-03 - 公布日： 2011-01-05 - 主分类号： B82B3/00 文献下载
摘要：在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。
采用组装材料图形形成

[发明专利]适用于CMOS结构的无残留构图层形成方法-CN200880015367.3有效
发明人： M·P·胡齐克;B·B·多里斯;W·K·汉森;阎红雯;张郢 -专利权人：国际商业机器公司
申请日： 2008-04-08 - 公布日： 2010-09-29 - 主分类号： H01L21/20 文献下载
摘要：一种用于形成微电子结构的方法使用位于目标层上方的掩模层。可使用掩模层作为蚀刻掩模来蚀刻目标层，以由目标层形成端部锥形的目标层。可将额外目标层形成在端部锥形的目标层上方，且被额外掩模层所掩蔽。可蚀刻额外目标层，以形成构图的额外目标层，其与端部锥形的目标层分隔，并且邻近端部锥形的目标层没有额外目标层残留。本方法可用于制造这样的CMOS结构，该CMOS结构所包括的nFET与pFET栅极电极具有不同的nFET与pFET栅极电极材料。
适用于 cmos 结构残留构图形成方法

[发明专利]具有高K栅极电介质的CMOS电路-CN200880012600.2无效
发明人： C·D·亚当斯;E·A·卡蒂尔;B·B·多里斯;V·纳拉亚南 -专利权人：国际商业机器公司
申请日： 2008-04-09 - 公布日： 2010-03-03 - 主分类号： H01L27/092 文献下载
摘要：公开了一种CMOS结构，其中第一类型的FET包括衬里，所述衬里具有氧化物(20)和氮化物(20’)部分。氮化物部分形成衬里的边缘段。这些氮化物部分能够防止氧气到达第一类型的FET的高k介电栅极绝缘体(10)。该CMOS结构的第二类型的FET器件具有没有氮化物部分的衬里(21)。结果，暴露于氧气能够使第二类型的FET的阈值电压移动，但不会影响第一类型的FET的阈值。该公开还教导用于制造CMOS结构的方法，在所述CMOS结构中不同类型的FET器件的阈值可彼此独立地设定。
具有栅极电介质 cmos 电路

[发明专利]具有稳定的阈值修改材料的FET器件及其方法-CN200810145597.3有效
发明人： M·W·科佩尔;王允愈;V·纳拉亚南;B·B·多里斯 -专利权人：国际商业机器公司
申请日： 2008-08-05 - 公布日： 2009-02-11 - 主分类号： H01L21/336 文献下载
摘要：本发明涉及具有稳定的阈值修改材料的FET器件及其方法。公开了一种用于制造FET器件的方法。所述FET器件具有栅极绝缘体和阈值修改材料，所述栅极绝缘体具有高k介质部分。所述方法将稳定材料引入到栅极绝缘体中以阻止一种或多种金属从所述阈值修改材料穿过所述栅极绝缘体的所述高k部分。引进所述稳定材料包括在包含所述一种或多种金属的氧化物的层上设置稳定剂。还将稳定材料并入到所述高k介质中。应用本方法会产生具有独特的栅极绝缘体结构的FET器件。
具有稳定阈值修改材料 fet 器件及其方法

1
2
3
下一页»
尾页
共 38 条