“B·查瓦”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果7个，建议您升级VIP下载更多相关专利

[发明专利]包括被配置成用于可共享功率资源的集成器件的封装件-CN202180091319.8在审
发明人： B·查瓦;A·罗伊 -专利权人：高通股份有限公司
申请日： 2021-12-15 - 公布日： 2023-09-05 - 主分类号： H01L23/50 文献下载
摘要：一种封装件，包括衬底和耦合到衬底的集成器件。集成器件包括第一核和第二核。衬底包括第一功率互连，第一功率互连被配置成为第一功率资源提供到集成器件的第一核的第一电路径。衬底包括第二功率互连，第二功率互连被配置成为第二功率资源提供到集成器件的第二核的第二电路径。衬底包括耦合到第一功率互连和第二功率互连的开关，其中在开关被接通的情况下，开关被配置成使能来自第二功率资源的功率资源中的至少一些功率资源以贡献于集成器件的第一核。
包括配置用于共享功率资源集成器件封装

[发明专利]包括耦合到静态随机存取存储器（SRAM）位单元电路和非易失性存储器（NVM）位单元电路的位线的存储器位单元电路以及存储器位单元阵列电路-CN202180079615.6在审
发明人： K·A·谢克;B·查瓦 -专利权人：高通股份有限公司
申请日： 2021-09-30 - 公布日： 2023-08-04 - 主分类号： G11C11/412 文献下载
摘要：公开了一种被包括在存储器位单元阵列电路中的示例性存储器位单元电路，该存储器位单元电路包括耦合到SRAM位单元电路和NVM位单元电路的位线，SRAM位单元电路和NVM位单元电路具有减小的面积和减小的功耗。SRAM位单元电路包括交叉耦合的真反相器和互补反相器以及耦合到位线的第一存取电路。NVM位单元电路包括通过第二存取电路耦合到位线的NVM器件，并且耦合到SRAM位单元电路。存储在SRAM位单元电路和NVM位单元电路中的数据基于位线上的电压而被访问。真SRAM数据根据位线上的SRAM读取电压来确定，并且NVM位单元电路中的NVM数据根据位线上的第一NVM读取电压来确定。
包括耦合静态随机存取存储器 sram 单元电路非易失性存储器 nvm 存储器以及阵列

[发明专利]采用正面后段（FS-BEOL）到背面后段（BS-BEOL）堆叠以进行三维（3D）裸片堆叠的集成电路（IC）封装和相关制造方法-CN202180075664.2在审
发明人： S·S·宋;B·查瓦 -专利权人：高通股份有限公司
申请日： 2021-10-18 - 公布日： 2023-07-18 - 主分类号： H01L21/60 文献下载
摘要：集成电路(IC)封装件采用正面后段(FS‑BEOL)到背面后段(BS‑BEOL)堆叠，以用于三维(3D)裸片堆叠。为了便于提供用于IC封装件中的堆叠IC裸片之间的裸片到裸片互连的附加电路由路径，IC封装件的堆叠IC裸片中的第一裸片(104(1))的BS‑BEOL金属化结构(202)与堆叠IC裸片中的第二裸片(104(2))的FS‑BEOL金属化结构(216)相邻地堆叠。提供从第一裸片的BS‑BEOL金属化结构(202)到第二裸片的FS‑BEOL金属化结构(216)的、用于堆叠IC裸片之间的裸片到裸片互连的电路由路径。与FS‑BEOL金属化结构相比，在更薄的BS‑BEOL金属化结构中形成更短的电路由路径可以更可行，以实现更低电阻和/或更低电容的裸片到裸片互连，以实现IC裸片中的半导体器件性能更快和/或性能兼容。
采用正面后段 fs beol 背面 bs 堆叠进行三维集成电路 ic 封装相关制造

[发明专利]应用采用静态随机存取存储器（SRAM）位单元的低功耗CIM电路的内存内计算（CIM），特别是用于乘法和累积（MAC）运算-CN202180068631.5在审
发明人： K·A·谢克;B·查瓦;D·S·帕坦 -专利权人：高通股份有限公司
申请日： 2021-09-14 - 公布日： 2023-06-30 - 主分类号： G06F7/544 文献下载
摘要：一种采用包括静态随机存取存储器(SRAM)位单元电路的CIM电路的低功耗内存内计算(CIM)系统。CIM电路可以用于乘法和累积(MAC)运算。CIM电路可以包括五晶体管(5T)SRAM位单元，每个5T SRAM位单元具有耦合到存取电路以访问SRAM位单元以进行读取/写入操作的单个位线。CIM电路还包括耦合到SRAM位单元的乘法电路(例如，基于异或(XOR)的电路)。CIM电路被配置为执行由乘法电路接收的输入数据值与存储在SRAM位单元中的权重数据值的乘法。5T SRAM位单元中的存取电路的减少允许减小耦合到5T SRAM位单元的反相器的电源电压轨处的上拉电压，以减少待机功率，同时提供存储稳定性。
应用采用静态随机存取存储器 sram 单元功耗 cim 电路内存计算特别是用于

[发明专利]有正侧BEOL I/O路由和背侧BEOL功率路由的集成电路及相关方法-CN202180056436.0在审
发明人： B·查瓦;S·S·宋;M·Y·夏利弗 -专利权人：高通股份有限公司
申请日： 2021-07-09 - 公布日： 2023-04-28 - 主分类号： H01L23/528 文献下载
摘要：公开了采用正侧(FS)后段制程(BEOL)(FS‑BEOL)输入/输出(I/O)路由和背侧(BS)BEOL(BS‑BEOL)功率路由用于电流组织的集成电路(IC)以及相关的IC封装件和制造方法。IC包括设置在半导体层的第一侧上的FS‑BEOL金属化结构以及设置在半导体层的第二侧上的BS‑BEOL金属化结构。FS‑BEOL金属化结构被配置为将I/O信号路由到半导体器件。IC的FS‑BEOL金属化结构还被配置为接收要路由到半导体器件的功率信号。然而，为了避免需要通过FS‑BEOL金属化结构将功率信号路由到半导体器件，从而增加FS‑BEOL金属化结构的路由密度和复杂性，将功率信号从FS‑BEOL金属化结构路由到BS‑BEOL金属化结构，并且路由到半导体器件以获取功率。
有正侧 beol 路由功率集成电路相关方法

[发明专利]采用顶侧接触件和背侧接触件用于FET的功率信号和逻辑信号的顶侧布线和背侧布线的场效应晶体管（FET）电路以及相关的互补金属氧化物半导体（CMOS）电路-CN202180054719.1在审
发明人： S·S·宋;D·沙玛;B·查瓦;H·利姆;P·冯;康相赫;金钟海;P·奇达姆巴拉姆;K·雷姆;G·纳拉帕蒂;V·宝娜帕里;F·旺 -专利权人：高通股份有限公司
申请日： 2021-07-30 - 公布日： 2023-04-25 - 主分类号： H01L23/535 文献下载
摘要：场效应晶体管(FET)电路采用顶侧接触件和背侧接触件，用于FET的功率信号和逻辑信号的顶侧布线和背侧布线。提供了一种包括FET的FET电路，该FET包括导电沟道、源极、漏极和栅极。该FET电路还包括顶侧金属接触件，该顶侧金属接触件与该FET的源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括背侧金属接触件，该背侧金属接触件与该FET的该源极、该漏极和该栅极中的至少一者电耦合。该FET电路还包括顶侧金属线和背侧金属线，该顶侧金属线和背侧金属线相应电耦合到该顶侧金属接触件和该背侧金属接触件，以向该FET提供功率布线和信号布线。还提供了包括PFET和NFET的互补金属氧化物半导体(CMOS)电路，PFET和NFET各自包括用于功率布线和信号布线的顶侧接触件和背侧接触件。
采用接触用于 fet 功率信号逻辑布线场效应晶体管电路以及相关互补金属

[发明专利]与封装电压调节器集成的堆叠式管芯-CN202180053732.5在审
发明人： B·查瓦;S·S·宋;A·罗伊;金钟海 -专利权人：高通股份有限公司
申请日： 2021-06-29 - 公布日： 2023-04-25 - 主分类号： H01L25/16 文献下载
摘要：描述了一种集成电路(IC)封装件。IC封装件包括第一管芯，在第一管芯上具有第一功率递送网络。IC封装件还包括第二管芯，在第二管芯上具有第二功率递送网络。第一管芯被堆叠在第二管芯上。IC封装件还包括在集成电路封装的封装核心内与第一管芯和/或第二管芯集成并且耦合到第一管芯和/或第二管芯的封装电压调节器。
封装电压调节器集成堆叠管芯

1
共 7 条