“郑若成”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果27个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA开关单元、控制方法及其制备方法-CN202111017239.6有效
发明人：张海良;郑若成;宋思德;王印权;施辉;曹利超;徐何军 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-08-31 - 公布日： 2023-08-01 - 主分类号： G11C16/04 文献下载
摘要：本发明涉及一种集成电路的开关单元，尤其是一种FPGA开关单元、控制方法及其制备方法。一种FPGA开关单元，包括组成单浮栅折叠结构的FLASH、NMOS管T1、NMOS管T2和信号传输管T3；FLASH设有两个，且相对设置；管T1的栅极与一端的FLASH共浮栅，漏极与电源Vdd连接，源极与管T2的漏极连接；管T2的栅极与WL一端的FLASH共浮栅，漏极与NMOS管T1的源极连接，源极与Gnd连接；管T1和管T2输出的电压驱动信号传输管T3，控制信号传输管T3的信号传输。该开关单元采用单浮栅折叠结构，采用两个互补对称的FLASH，分别通过各自的浮栅控制一个NMOS，行成稳定Push‑Pull结构，然后输出电压驱动一个信号传输管，工艺制作简单、编程功耗低、非易失性和可靠性高。
一种 fpga 开关单元控制方法及其制备

[发明专利]一种易于集成的耗尽型MOSFET器件结构-CN202310167097.4在审
发明人：吴素贞;洪根深;徐政;徐海铭;郑若成;谢儒彬;张庆东 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-02-27 - 公布日： 2023-05-09 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种易于集成的耗尽型MOSFET器件结构，属于MOSFET集成电路制造领域，第一导电型阱区形成于半导体衬底上，第二导电型沟道区形成于第一导电型阱区上；第二导电型沟道区上形成有栅极绝缘膜；在栅极绝缘膜上形成有栅电极；栅电极的两侧分别形成有第二导电型源极区和第二导电型漏极区；第二导电型源极区和第二导电型漏极区的宽度要分别大于第二导电型沟道区，第二导电型沟道区宽度方向上的两侧第一导电型阱区也被栅极绝缘膜覆盖，通过调整栅极绝缘膜所覆盖的第二导电型沟道区的宽度与所覆盖的第一导电型阱区的宽度比，调整耗尽型MOSFET的开态饱和特性和关态漏电特性。本发明与常规增强型MOSFET兼容、工艺流程简单，能够提高耗尽型MOSFET器件的可集成性。
一种易于集成耗尽 mosfet 器件结构

[发明专利]一种反熔丝单元结构及其制备方法-CN202111222390.3在审
发明人： 郑若成;王印权;郑良晨;胡君彪;郝新焱;洪根深;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-10-20 - 公布日： 2023-04-21 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构及其制备方法，一种反熔丝单元结构，包括反熔丝结构本体，所述反熔丝结构本体包括从上到下依次设置的上阻挡层、反熔丝膜层和下阻挡层；还包括侧面隔离层，所述侧面隔离层设置在所述反熔丝结构本体的外侧面。用于隔离上极板金属与下阻挡层。本发明提供的一种反熔丝单元结构采用侧墙隔离进行上极板引出，有利于单元尺寸进一步缩小，提升集成度，同时工艺上更加简洁，减少了一次光刻，工艺成本低，并且工艺套刻对位难度小，工艺容宽大；上极板金属引出时与上阻挡层接触面积大，可靠性更优。
一种反熔丝单元结构及其制备方法

[发明专利]一种基于碳纳米管的集成电路场间互连方法-CN202310049883.4在审
发明人：翟培卓;洪根深;王印权;郑若成;郝新焱;朱少立 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2023-02-01 - 公布日： 2023-04-07 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种基于碳纳米管的集成电路场间互连方法，属于集成电路制造领域。在半导体晶圆上制造电路有源区，并将需要场间互连的金属端口布置到单颗芯片的边缘位置；利用光刻技术，在晶圆表面的金属端口位置制造光刻胶开口；在光刻胶开口中形成金属催化层，并在金属催化层上表面形成金属阻挡层；去除上一步骤中残留的光刻胶后，在晶圆表面重新涂覆光刻胶；利用光刻技术，在晶圆表面需要场间互连的两个金属端口之间制造光刻胶开口通道；在开口通道中填充碳纳米管；去除上一步骤中残留的光刻胶后，在填充碳纳米管的晶圆表面形成钝化层。本发明利用碳纳米管作为集成电路场间互连的通道，电流承载能力强，传输带宽大，并能避免电迁移问题。
一种基于纳米集成电路互连方法

[发明专利]一种反熔丝单元结构、制备方法及电极结构的制备方法-CN202110852260.1在审
发明人： 郑若成;王印权;郑良晨;胡君彪;郝新焱;洪根深;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-07-27 - 公布日： 2023-02-03 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构、制备方法及电极结构的制备方法。一种反熔丝单元结构，包括上阻挡层和反熔丝膜层，所述上阻挡层设置在所述反熔丝膜层上，所述反熔丝膜层设置在二氧化硅介质层上，且位于钨塞柱的上方。本发明提供的一种反熔丝单元结构优化了反熔丝单元的底部结构，去除反熔丝单元结构的下极板阻挡层，使得反熔丝叠层腐蚀工艺容宽显著扩大，对工艺过程中的缺陷耐受能力增强，提升反熔丝单元结构的良率。
一种反熔丝单元结构制备方法电极

[发明专利]一种反熔丝单元工艺质量监控测试电路-CN202110644497.0有效
发明人： 郑若成;王印权;郑良晨;胡君彪;郝新焱 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-06-09 - 公布日： 2022-08-16 - 主分类号： H01L21/66 文献下载
摘要：本发明属于半导体工艺制造技术领域，为一种反熔丝单元工艺质量监控测试电路，包括译码器、存储器、灵敏放大器、编程模块、控制模块和电源端口VDD端、VCC端与GND端，所述译码器、存储器和灵敏放大器依次连接在一起，所述灵敏放大器，编程模块和控制模块并联在一起，所述译码器上连接有输入端口Am‑A0端和An‑Am+1端，所述控制模块上连接有PE‑CE‑OE端，所述灵敏放大器和编程模块上并联有输出端口DQn～DQ0，所述存储器上连接有电阻校验端口R1和R2，所述控制模块上设有输入CE端、PE端和OE端，所述译码器上设有输入Am‑A0端和An‑Am+1端；本发明可以有效的监控编程前反熔丝单元工艺缺陷、不同编程电流下反熔丝单元编程电阻特性。
一种反熔丝单元工艺质量监控测试电路

[发明专利]一种具有抗总剂量能力的低阈值电压NMOS管的制作方法-CN202110567110.6有效
发明人： 郑若成;王印权;郑良晨;胡君彪;郝新焱;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-05-24 - 公布日： 2022-08-02 - 主分类号： H01L21/265 文献下载
摘要：本发明公开一种具有抗总剂量能力的低阈值电压NMOS管的制作方法，属于半导体工艺制造领域。首先形成NMOS管器件有源区，通过STI硅浅槽对有源区隔离，采用常规加固方法对STI硅浅槽的底部和侧壁进行加固，然后进行HDP填充，之后形成NMOS器件的体区以及后续工艺。对于低阈值电压的NMOS管，体区则是采用两次杂质注入，形成两种深度分布：高能量注入确定NMOS管体区深度，中能量防穿通注入满足NMOS管耐压要求。本发明主要针对低阈值电压的NMOS管的体区浓度分布进行优化改进，提升器件抗总剂量辐照能力，工艺简洁，最终使得低阈值电压的NMOS管可以兼容常规的加固工艺方法。
一种具有剂量能力阈值电压 nmos 制作方法

[发明专利]一种提升MOS器件抗总剂量能力的栅氧加固方法-CN202210086736.X在审
发明人：王印权;郑若成;洪根深;贺琪;胡君彪;郝新焱 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2022-01-25 - 公布日： 2022-05-13 - 主分类号： H01L21/285 文献下载
摘要：本发明公开一种提升MOS器件抗总剂量能力的栅氧加固方法，属于微电子工艺制造领域。本发明通过采用特殊的CVD或ALD淀积的方法，淀积温度小于800摄氏度，制备MOS器件的高质量栅氧化层SiO2介质；在CVD或ALD淀积MOS器件栅氧化层前，通过采用传统热栅氧工艺在硅衬底表面生长厚度小于的SiO2，降低界面态密度，提升器件参数稳定性。本发明能够降低器件栅氧化层SiO2制造过程中的热预算，提升STI隔离区界面处P型Si的硼掺杂浓度，提升器件的抗电离总剂量辐射能力，且不需增加光刻次数，不增加制造成本。
一种提升 mos 器件剂量能力加固方法

[发明专利]一种单多晶EEPROM开关单元结构-CN202111417129.9在审
发明人：宋思德;葛江晖;郑若成;贺琪;刘国柱;徐蓓蕾 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-11-25 - 公布日： 2022-04-05 - 主分类号： H01L27/11526 文献下载
摘要：本发明公开一种单多晶EEPROM开关单元结构，属于微电子器件领域，包括p型Si衬底、浅槽隔离STI、栅氧化层、多晶层和衬垫。p型Si衬底上形成有高压p阱和n阱；若干个浅槽隔离STI将p型Si衬底的表面分成三部分区域：开关管区域、编程管区域和控制栅区域；编程管区域的表面通过n型离子掺杂形成有隧穿注入层；栅氧化层位于p型Si衬底的表面；多晶层淀积于栅氧化层的表面，多晶层覆盖开关管区域、编程管区域、控制栅区域以及浅槽隔离STI；衬垫位于多晶层的两侧，通过衬垫进行栅自对准工艺在p型Si衬底上形成有N+离子注入层和P+离子注入层。本发明可实现重复且精确的修调功能；具有修调灵活、修调成品率高、工艺成本低且易实现工艺移植等突出优点。
一种多晶 eeprom 开关单元结构

[发明专利]一种基于ONO介质的MTM型反熔丝单元的制备工艺及结构-CN202111644021.3在审
发明人：王印权;郑若成;洪根深;吴建伟;贺琪;胡君彪;郝新焱 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-12-29 - 公布日： 2022-04-05 - 主分类号： H01L21/8246 文献下载
摘要：本发明公开一种基于ONO介质的MTM型反熔丝单元的制备工艺及结构，属于微电子工艺制造领域。提供衬底，并在其表面依次制作中间金属布线、反熔丝底层金属和底层金属阻挡层；进行MTM反熔丝ONO叠层介质的淀积；进行顶层金属阻挡层的淀积；对ONO叠层介质和顶层金属阻挡层进行光刻和腐蚀，形成岛状反熔丝结构；淀积金属层间介质IMD，所述金属层间介质IMD包覆所述ONO叠层介质和所述顶层金属阻挡层；进行反熔丝通孔的光刻、通孔Via的淀积并进行CMP平坦化；淀积反熔丝顶层金属，并光刻、腐蚀，形成反熔丝上电极。本发明采用新型的MTM反熔丝介质工艺，显著降低反熔丝单元编程电流，减小反熔丝存储单元Bitcell的版图面积，提升反熔丝存储单元的集成度10倍以上。
一种基于 ono 介质 mtm 型反熔丝单元制备工艺结构

[发明专利]一种Flash开关单元结构及其制备方法-CN202111294868.3在审
发明人：宋思德;刘国柱;陈浩然;郑若成;张海良;贺琪 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-11-03 - 公布日： 2022-02-08 - 主分类号： H01L27/11526 文献下载
摘要：本发明公开一种Flash开关单元结构的制备方法，属于微电子器件领域。在同一衬底上制备编程管T1、信号传输管T2和擦除管T3。编程管T1用来进行单元的编程操作、擦除管T3用来进行单元的擦除操作、信号传输管T2与外围逻辑电路相连负责信号的传输。由于编程和擦除时电子隧穿的路径不一样，极大的提升了隧道氧化层的寿命，改善了Flash开关单元的耐久性和电荷保持寿命，有望用作高可靠的配置单元应用于Flash型FPGA中去。
一种 flash 开关单元结构及其制备方法

[发明专利]高抗辐射存储器件及其制备方法-CN202110279588.9在审
发明人：徐何军;张海良;施辉;王印权;郑若成;吴建伟;洪根深;贺琪 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-03-16 - 公布日： 2021-07-02 - 主分类号： H01L27/28 文献下载
摘要：本申请公开了一种高抗辐射存储器件及其制备方法，涉及存储器制造技术领域，所述存储器件包括：衬底；形成在所述衬底上的碳纳米管晶体管；碳纳米管存储单元，所述碳纳米管存储单元形成在所述碳纳米管晶体管的上方，所述碳纳米管存储单元由绝缘层、金属阻挡层和碳纳米管膜层上中下堆叠组成，并通过金属通孔与所述碳纳米管晶体管的漏极垂直电相连。不仅能够进一步提高NRAM存储器的运行速度，还能大幅度提高NRAM存储器的抗辐射能力。
辐射存储器件及其制备方法

[发明专利]一种基于离子注入的非挥发存储器件单元的制作方法-CN202011555139.4在审
发明人：洪根深;吴建伟;吴素贞;郑若成 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-12-24 - 公布日： 2021-04-16 - 主分类号： H01L21/28 文献下载
摘要：本发明公开一种基于离子注入的非挥发存储器件单元的制作方法，属于半导体存储器件领域。在二氧化硅栅介质中形成富硅纳米晶，从而实现存储管的制作方法。基于标准的CMOS工艺流程，在高压栅氧氧化后，嵌入用于存储管存储信息的富硅纳米晶形成工艺模块，其形成方式是向高压栅氧中注入一定剂量的Si离子，再进行退火；退火过程中注入栅氧中的Si离子在SiO2中并靠近p‑型掺杂Si衬底界面处形成大量富Si的纳米晶。该纳米晶具有电子深能力陷阱中心，在存储器件一定偏置条件下，可俘获或释放电子，从而具有存储信息的功能。
一种基于离子注入挥发存储器件单元制作方法

[发明专利]一种通孔下MTM反熔丝的制备方法-CN201811601878.5在审
发明人： 郑若成;王印权;吴素贞;刘佰清;郑良晨;洪根深 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2018-12-26 - 公布日： 2019-05-07 - 主分类号： H01L21/768 文献下载
摘要：本发明公开一种通孔下MTM反熔丝的制备方法，属于半导体制造技术领域。首先在衬底材料上依次形成金属间介质层和下极板导电层，在所述下极板导电层表面淀积下极板阻挡层，在下极板阻挡层上形成凹槽窗口；然后在形成凹槽窗口的下极板阻挡层的表面淀积反熔丝膜层，在所述反熔丝膜层的表面淀积上极板阻挡层；刻蚀所述上极板阻挡层和所述反熔丝膜层；刻蚀所述下极板阻挡层和所述下极板导电层；通过钨塞填充通孔，再进行上极板导电层溅射。本发明基于通孔下反熔丝单元结构，工艺简单，成本低，工艺可靠性高，反熔丝单元编程击穿区域限制在凹槽窗口的台阶处，编程电流密度大，有利于编程后反熔丝单元工作可靠性。
下极板阻挡层通孔反熔丝膜导电层上极板编程反熔丝单元表面淀积反熔丝刻蚀制备半导体制造技术反熔丝单元结构金属间介质层导电层表面工艺可靠性工作可靠性衬底材料区域限制台阶处淀积击穿极板溅射钨塞填充

[发明专利]一种通孔上MTM反熔丝单元结构的制备方法-CN201610032338.4有效
发明人：王印权;郑若成;徐海铭;洪根深;赵文彬;吴素贞 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2016-01-18 - 公布日： 2018-07-17 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种通孔上MTM反熔丝单元结构的制备方法，该制备方法是在反熔丝通孔与金属间介质层接触的台阶处增加了反熔丝Spacer，降低了台阶角度，减小了反熔丝介质层厚度的不一致性，提高反熔丝击穿电压的一致性和电路良率，同时能够降低反熔丝上下电极之间反熔丝介质层的有效面积，从而降低MTM反熔丝单元的漏电流。
反熔丝通孔制备反熔丝单元结构介质层金属间介质层反熔丝单元不一致性击穿电压上下电极有效面积漏电流台阶处减小良率电路

1
2
下一页»
尾页
共 27 条