“宋思德”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果20个，建议您升级VIP下载更多相关专利

[发明专利]一种FPGA开关单元、控制方法及其制备方法-CN202111017239.6有效
发明人：张海良;郑若成;宋思德;王印权;施辉;曹利超;徐何军 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-08-31 - 公布日： 2023-08-01 - 主分类号： G11C16/04 文献下载
摘要：本发明涉及一种集成电路的开关单元，尤其是一种FPGA开关单元、控制方法及其制备方法。一种FPGA开关单元，包括组成单浮栅折叠结构的FLASH、NMOS管T1、NMOS管T2和信号传输管T3；FLASH设有两个，且相对设置；管T1的栅极与一端的FLASH共浮栅，漏极与电源Vdd连接，源极与管T2的漏极连接；管T2的栅极与WL一端的FLASH共浮栅，漏极与NMOS管T1的源极连接，源极与Gnd连接；管T1和管T2输出的电压驱动信号传输管T3，控制信号传输管T3的信号传输。该开关单元采用单浮栅折叠结构，采用两个互补对称的FLASH，分别通过各自的浮栅控制一个NMOS，行成稳定Push‑Pull结构，然后输出电压驱动一个信号传输管，工艺制作简单、编程功耗低、非易失性和可靠性高。
一种 fpga 开关单元控制方法及其制备

[发明专利]一种反熔丝单元结构及其制备方法-CN202111222390.3在审
发明人：郑若成;王印权;郑良晨;胡君彪;郝新焱;洪根深;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-10-20 - 公布日： 2023-04-21 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构及其制备方法，一种反熔丝单元结构，包括反熔丝结构本体，所述反熔丝结构本体包括从上到下依次设置的上阻挡层、反熔丝膜层和下阻挡层；还包括侧面隔离层，所述侧面隔离层设置在所述反熔丝结构本体的外侧面。用于隔离上极板金属与下阻挡层。本发明提供的一种反熔丝单元结构采用侧墙隔离进行上极板引出，有利于单元尺寸进一步缩小，提升集成度，同时工艺上更加简洁，减少了一次光刻，工艺成本低，并且工艺套刻对位难度小，工艺容宽大；上极板金属引出时与上阻挡层接触面积大，可靠性更优。
一种反熔丝单元结构及其制备方法

[发明专利]一种基于STT-MRAM的FPGA开关单元-CN201910815607.8有效
发明人：张海良;施辉;曹利超;宋思德;吴建伟;洪根深 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-08-30 - 公布日： 2023-03-31 - 主分类号： G06F15/78 文献下载
摘要：本发明公开一种基于STT‑MRAM的FPGA开关单元，属于集成电路技术领域。所述基于STT‑MRAM的FPGA开关单元包括STT‑MRAM元件组、控制单元、反相器和开关单元；其中，STT‑MRAM元件组产生电位至反相器，所述反相器将该电位反相后反馈至控制单元，所述控制单元在所述反相器的作用下控制STT‑MRAM元件组的电位锁存；开关单元与所述反相器输出端相连。该FPGA开关单元可实现FPGA掉电后配置在STT‑MRAM元件组中的数据不会丢失。相比较传统的SRAM型FPGA，无需在上电时从外部独立的存储器中读取数据运行，启动速度较快。由于STT‑MRAM元件组的读写速度快，功耗低，本发明的FPGA开关单元相对FLASH型的FPGA具有更高的读写频率，更高的擦写次数，而且成本更低。
一种基于 stt mram fpga 开关单元

[发明专利]半导体器件及其制作方法-CN202211455576.8在审
发明人： 宋思德;刘杰;宋宏光;周俊 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2022-11-21 - 公布日： 2023-03-07 - 主分类号： H01L27/088 文献下载
摘要：本发明提供一种半导体器件及其制作方法，包括：衬底，衬底包括有源区；有源区用于形成存储单元和LDMOS；有源区位于隔离结构的两侧分别形成有第一导电类型阱区和第一导电类型漂移区；第一导电类型阱区的上表面形成有相邻的隧穿氧化层和场氧化层；栅极结构包括相连接的栅极横向部和栅极纵向部。半导体器件将存储单元和LDMOS器件集成在同一衬底上，形成可存储的高压功率器件。存储单元的浮栅和LDMOS的槽栅连接为一体且为单层栅极结构，含有隧穿氧化层结构，通过带带隧穿的方式编程，通过存储单元的浮栅与LDMOS的槽栅相连从而控制LDMOS的开/关状态。
半导体器件及其制作方法

[发明专利]半导体器件及其制造方法-CN202211456134.5在审
发明人： 宋思德;刘杰;方慧风;庞浩 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2022-11-21 - 公布日： 2023-03-03 - 主分类号： H01L27/088 文献下载
摘要：本发明提供了一种半导体器件及其制造方法，半导体器件包括：衬底，具有隔离LDMOS区和存储器件区的第一沟槽隔离结构；栅极层，包括相连接的栅极横向部和栅极纵向部，栅极横向部从LDMOS区延伸至存储器件区，栅极纵向部位于LDMOS区的第一沟槽隔离结构中，栅极横向部与存储器件区的衬底之间夹有隧穿氧化层，栅极纵向部与LDMOS区的衬底之间夹有栅氧层；第二源极区和第二漏极区分别形成于存储器件区的栅极横向部两侧的衬底中，第二漏极区与栅极横向部之间夹有部分隧穿氧化层。本发明的技术方案使得无需在栅极层上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC‑DC转换器等中的电路设计的复杂度降低。
半导体器件及其制造方法

[发明专利]一种反熔丝单元结构、制备方法及电极结构的制备方法-CN202110852260.1在审
发明人：郑若成;王印权;郑良晨;胡君彪;郝新焱;洪根深;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-07-27 - 公布日： 2023-02-03 - 主分类号： H01L23/525 文献下载
摘要：本发明涉及一种反熔丝结构，尤其是一种反熔丝单元结构、制备方法及电极结构的制备方法。一种反熔丝单元结构，包括上阻挡层和反熔丝膜层，所述上阻挡层设置在所述反熔丝膜层上，所述反熔丝膜层设置在二氧化硅介质层上，且位于钨塞柱的上方。本发明提供的一种反熔丝单元结构优化了反熔丝单元的底部结构，去除反熔丝单元结构的下极板阻挡层，使得反熔丝叠层腐蚀工艺容宽显著扩大，对工艺过程中的缺陷耐受能力增强，提升反熔丝单元结构的良率。
一种反熔丝单元结构制备方法电极

[发明专利]半导体器件及其制造方法、操作方法-CN202211456089.3在审
发明人： 宋思德;刘杰;宋宏光;徐静静;周俊 -专利权人：武汉新芯集成电路制造有限公司
申请日： 2022-11-21 - 公布日： 2023-02-03 - 主分类号： H01L29/78 文献下载
摘要：本发明提供了一种半导体器件及其制造方法、操作方法，半导体器件包括：形成有沟槽的衬底；第一隔离层，形成于沟槽的底壁上；浮栅层，形成于沟槽中的第一隔离层上，浮栅层与沟槽侧壁之间夹有隧穿氧化层；控制栅层，形成于浮栅层上，且控制栅层与浮栅层之间夹有栅间介质层；漂移区，形成于沟槽外围的衬底中；源极区，形成于沟槽外围的漂移区中，源极区与浮栅层之间夹有部分所述隧穿氧化层；漏极区，形成于源极区远离沟槽一侧的所述漂移区中。本发明的技术方案使得无需在控制栅上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低以及DC‑DC转换器等中的电路设计的复杂度降低。
半导体器件及其制造方法操作方法

[发明专利]一种具有抗总剂量能力的低阈值电压NMOS管的制作方法-CN202110567110.6有效
发明人：郑若成;王印权;郑良晨;胡君彪;郝新焱;宋思德 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-05-24 - 公布日： 2022-08-02 - 主分类号： H01L21/265 文献下载
摘要：本发明公开一种具有抗总剂量能力的低阈值电压NMOS管的制作方法，属于半导体工艺制造领域。首先形成NMOS管器件有源区，通过STI硅浅槽对有源区隔离，采用常规加固方法对STI硅浅槽的底部和侧壁进行加固，然后进行HDP填充，之后形成NMOS器件的体区以及后续工艺。对于低阈值电压的NMOS管，体区则是采用两次杂质注入，形成两种深度分布：高能量注入确定NMOS管体区深度，中能量防穿通注入满足NMOS管耐压要求。本发明主要针对低阈值电压的NMOS管的体区浓度分布进行优化改进，提升器件抗总剂量辐照能力，工艺简洁，最终使得低阈值电压的NMOS管可以兼容常规的加固工艺方法。
一种具有剂量能力阈值电压 nmos 制作方法

[发明专利]一种浮栅型FLASH突触器件结构及其制备方法-CN202010751228.X有效
发明人：刘国柱;魏敬和;于宗光;宋思德;曹利超;赵伟 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-07-30 - 公布日： 2022-08-02 - 主分类号： H01L27/1156 文献下载
摘要：本发明公开一种浮栅型FLASH突触器件结构及其制备方法，属于微电子集成电路技术领域。浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。本发明基于共浮栅和共享电荷技术实现了浮栅电荷量对沟道电阻改变，进而可以转化为编程时间脉冲与导通电阻或读取电流之间的权重关系，实现突触器件的LTP和LTD功能。该器件具有低功耗、编程时间短、多电阻分布区的特点，结构工艺兼容于CMOS，步骤简单，安全可靠，在人工神经网络应用方面有着广泛的应用前景。
一种浮栅型 flash 突触器件结构及其制备方法

[发明专利]一种单多晶EEPROM开关单元结构-CN202111417129.9在审
发明人： 宋思德;葛江晖;郑若成;贺琪;刘国柱;徐蓓蕾 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-11-25 - 公布日： 2022-04-05 - 主分类号： H01L27/11526 文献下载
摘要：本发明公开一种单多晶EEPROM开关单元结构，属于微电子器件领域，包括p型Si衬底、浅槽隔离STI、栅氧化层、多晶层和衬垫。p型Si衬底上形成有高压p阱和n阱；若干个浅槽隔离STI将p型Si衬底的表面分成三部分区域：开关管区域、编程管区域和控制栅区域；编程管区域的表面通过n型离子掺杂形成有隧穿注入层；栅氧化层位于p型Si衬底的表面；多晶层淀积于栅氧化层的表面，多晶层覆盖开关管区域、编程管区域、控制栅区域以及浅槽隔离STI；衬垫位于多晶层的两侧，通过衬垫进行栅自对准工艺在p型Si衬底上形成有N+离子注入层和P+离子注入层。本发明可实现重复且精确的修调功能；具有修调灵活、修调成品率高、工艺成本低且易实现工艺移植等突出优点。
一种多晶 eeprom 开关单元结构

[发明专利]一种Flash开关单元结构及其制备方法-CN202111294868.3在审
发明人： 宋思德;刘国柱;陈浩然;郑若成;张海良;贺琪 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-11-03 - 公布日： 2022-02-08 - 主分类号： H01L27/11526 文献下载
摘要：本发明公开一种Flash开关单元结构的制备方法，属于微电子器件领域。在同一衬底上制备编程管T1、信号传输管T2和擦除管T3。编程管T1用来进行单元的编程操作、擦除管T3用来进行单元的擦除操作、信号传输管T2与外围逻辑电路相连负责信号的传输。由于编程和擦除时电子隧穿的路径不一样，极大的提升了隧道氧化层的寿命，改善了Flash开关单元的耐久性和电荷保持寿命，有望用作高可靠的配置单元应用于Flash型FPGA中去。
一种 flash 开关单元结构及其制备方法

[发明专利]一种浮栅型FLASH突触器件结构-CN202010752691.6有效
发明人：刘国柱;魏敬和;于宗光;宋思德;曹利超;赵伟 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-07-30 - 公布日： 2021-12-07 - 主分类号： G11C16/04 文献下载
摘要：本发明公开一种浮栅型FLASH突触器件结构，属于微电子集成电路技术领域，包括3个FLASH器件：两个pFLASH管和一个nFLASH管；其中一个pFLASH管T1为控制管，起编程、擦除和校验作用；另一个pFLASH管T2和nFLASH管T3为信号存储管；通过共栅方式pFLASH管T1控制pFLASH管T2和nFLASH管T3的多种存储信息状态，以建立pFLASH管T2和nFLASH管T3的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。本发明的FLASH仿生突触器件采用共浮栅技术和电荷共享基本原理，实现正/反STDP学习函数两种特性，器件结构简单，易适用于大规模集成；与传统的忆阻器相比，无需选通管。本发明突触器件具有良好的编程效率、可靠性等优点。
一种浮栅型 flash 突触器件结构

[发明专利]可编程的电源开关器件及其制备方法-CN202110289715.3有效
发明人：张海良;施辉;徐何军;宋思德;曹利超;王印权;朱少立;吴建伟 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2021-03-16 - 公布日： 2021-11-09 - 主分类号： H01L29/06 文献下载
摘要：本申请公开了一种可编程的电源开关器件及其制备方法，涉及集成电路技术领域，所述可编程的电源开关器件包括：高压可编程MOS管和高压开关MOS管；所述高压可编程MOS管为NMOS管，所述高压开关MOS管为NMOS管或者PMOS管；所述高压可编程MOS管和所述高压开关MOS管共用多晶硅浮栅和多晶硅控制栅，且通过高密度等离子HDP介质隔离。也即电源开关器件可以直接提供电路使用的开关管，而无需额外存储器进行配置，降低电路设计复杂度和减少电路输出延迟，可用于精准的多电压输出电源管理类芯片的输出。
可编程电源开关器件及其制备方法

[发明专利]一种提高高压器件抗辐照性能的方法-CN201910826820.9有效
发明人：张海良;曹利超;宋思德;施辉;吴建伟;洪根深 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2019-09-03 - 公布日： 2021-08-17 - 主分类号： H01L21/762 文献下载
摘要：本发明公开一种提高高压器件抗辐照性能的方法，属于集成电路技术领域。首先提供P型衬底，在所述P型衬底上依次形成外延硅层、二氧化硅层和阻挡层；接着刻蚀形成STI隔离槽，对所述STI隔离槽底部注入BF2，侧壁注入In；然后生长SiO2/SIPOS/SiO2夹层结构的薄膜；填充HDP介质，进行高温退火处理，对HDP介质进行平坦化；最后进行阱注入、栅氧生长、多晶生长及刻蚀、轻掺杂漏注入、侧墙生长刻蚀以及源漏注入，后续工艺遵循通用的0.18μm闪存工艺制程。
一种提高高压器件辐照性能方法

[发明专利]一种高功率、低漏电的Sense-Switch型pFLASH单元结构-CN202010548495.7在审
发明人： 宋思德;刘国柱;张海良;施辉;吴建伟;洪根深;贺琪 -专利权人：中国电子科技集团公司第五十八研究所
申请日： 2020-06-16 - 公布日： 2020-09-15 - 主分类号： H01L27/11519 文献下载
摘要：本发明公开一种高功率、低漏电的Sense‑Switch型pFLASH单元结构，属于Flash型开关单元技术领域。在衬底上设置有深N阱；编程/擦除管T1的有源区和信号传输管T2的有源区制作在深N阱内；深N阱上依次设有隧道氧化层、浮栅多晶层、IPD多晶间介质层和控制栅多晶层；控制栅多晶层的外侧设有侧墙；深N阱上设有ILD介质层，ILD介质层上设有金属层；隧道氧化层外围设有SAB介质层，内填充有金属硅化物，在金属硅化物上方设有贯穿ILD介质层的通孔连接结构，金属层通过通孔连接结构和金属硅化物与编程/擦除MOS管T1和信号传输管T2欧姆接触。本发明能够降低Flash型FPGA中Flash基本单元的静态漏电水平，并且提高其电流传输能力，为低漏电、高输出功率的Flash型FPGA的研制提供一种新的思路。
一种功率漏电 sense switch pflash 单元结构

1
2
下一页»
尾页
共 20 条