“西安紫光国芯半导体有限公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果497个，建议您升级VIP下载更多相关专利

[发明专利]堆叠芯片与堆叠芯片的测试方法-CN202111536001.4在审
发明人：左丰国;王玉冰;李岩;刘琦;韩洋;邱锋波 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-12-15 - 公布日： 2022-04-08 - 主分类号： G01R1/04 文献下载
摘要：本申请提供了一种堆叠芯片与堆叠芯片的测试方法，该堆叠芯片包括多个芯片，多个芯片至少包括第一芯片，第一芯片包括至少一个输入输出接口，输入输出接口的一端用于接收测试机台发出的至少一组测试信号，多个输入输出接口的另一端分别与多个芯片的测试模块电连接，其中，输入输出接口输出的一组测试信号输入至对应的测试模块，且各测试模块都与至少一个输入输出接口连接，从而只需要一个测试机台向第一芯片的输入输出接口输入多组测试信号，就可以同时对多个芯片进行测试。本申请的方案可以降低测试成本，保证了测试效率较高，从而解决了现有技术中的堆叠芯片中的多个芯片需要多个测试机台导致资源消耗较大的问题。
堆叠芯片测试方法

[实用新型]一种三维芯片及电子设备-CN202122908200.5有效
发明人：贺璐璐 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-11-24 - 公布日： 2022-04-05 - 主分类号： H01L21/60 文献下载
摘要：本申请公开一种三维芯片及电子设备，涉及芯片技术领域，能够提高三维芯片的性能和可靠性。三维芯片，包括：第一芯片单元，所述第一芯片单元上设置有第一电路；第二芯片单元，所述第二芯片单元上设置有第二电路；基础键合单元，所述第一电路与所述第二电路通过所述基础键合单元电连接，所述基础键合单元关联至少一个冗余键合单元，所述冗余键合单元与对应的所述基础键合单元并联于同一个所述第一电路和同一个所述第二电路之间。
一种三维芯片电子设备

[实用新型]一种三维堆叠芯片-CN202122752867.0有效
发明人：左丰国;韩洋 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-11-10 - 公布日： 2022-04-05 - 主分类号： H01L27/118 文献下载
摘要：本申请公开了一种三维堆叠芯片，该三维堆叠芯片包括：依次层叠设置的逻辑晶圆层和存储晶圆层，电源网络，包括逻辑电源网络和存储电源网络，电源网络设置于逻辑晶圆层和存储晶圆层其中之一；或者，逻辑电源网络设置于存储晶圆层，存储电源网络设置于逻辑晶圆层。这样有利于充分利用各晶圆层的布线资源，缓解芯片的布线拥塞情况，提高芯片的可实现性。
一种三维堆叠芯片

[发明专利]一种实时调试固件配置信息的电路及方法-CN201811643058.2有效
发明人：夏川;何贵振 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2018-12-29 - 公布日： 2022-04-01 - 主分类号： G06F11/22 文献下载
摘要：本发明一种实时调试固件配置信息的电路及方法，电路包括寄存器链，和与固件配置信号一一对应的选择器；选择器的一个输入端连接固件配置信号，另一个输入端连接寄存器链输出的固件配置切换信号，控制端连接寄存器链输出的固件配置选择控制信号，输出端输出的选择信号用于固件配置；方法包括步骤1，在寄存器链中分别查找发出固件配置切换信号和固件配置选择控制信号的目标寄存器的位置；步骤2，通过芯片支持的配置接口协议配置寄存器链中的目标寄存器；步骤3，通过固件配置选择控制信号，对选择器中输入的固件配置信号和固件配置切换信号进行选择，控制输出的选择信号用于固件配置。确保不破坏之前的芯片配置，极大降低测试的复杂度和成本。
一种实时调试配置信息电路方法

[实用新型]存储芯片-CN202122035387.2有效
发明人：谈杰;俞冰;黎美 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-08-26 - 公布日： 2022-03-22 - 主分类号： H01L21/768 文献下载
摘要：本申请提供一种存储芯片。该存储芯片包括第一晶圆和第二晶圆；其中，第一晶圆包括第一衬底、第一金属层和连接第一金属层的第一连接孔；第一连接孔设置于第一衬底的一侧，或设置于背离第一衬底的一侧；第二晶圆包括第二衬底、第二金属层和连接第二金属层的第二连接孔；第二连接孔设置于第二衬底的一侧，或，设置于背离第二衬底的一侧；其中，第一晶圆和第二晶圆层叠设置，且第一晶圆的第一连接孔与第二晶圆的第二连接孔键合连接。该存储芯片对准度较高，线宽、线距以及产品体积较小。
存储芯片

[实用新型]一种集成芯片-CN202122113256.1有效
发明人：郭一欣;周骏;左丰国;马亮 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-09-02 - 公布日： 2022-03-22 - 主分类号： G06F15/76 文献下载
摘要：本实用新型提供一种集成芯片，其中集成芯片包括：第一逻辑组件，第一逻辑组件包括：第一逻辑组件，包括：第一可编程门阵列组合，包括至少一个第一可编程门阵列组件；第一专用集成电路阵列组件，与至少一个第一可编程门阵列组件位于同一层；第一接口模块，包括第一键合引出区域；第一专用集成电路阵列组件以及至少一个第一可编程门阵列组件通过内部金属层与第一接口模块连接；第一存储阵列组件，第一存储阵列组件设置有第二键合引出区域，第二键合引出区域和第一键合引出区域构成三维异质集成互连，以将可编程门阵列组合、第一专用集成电路阵列组件与第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。
一种集成芯片

[实用新型]一种堆叠芯片-CN202122118042.3有效
发明人：郭一欣;江喜平;左丰国;王嵩;周骏 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-09-02 - 公布日： 2022-03-22 - 主分类号： G06F15/76 文献下载
摘要：本实用新型提供一种堆叠芯片，其中堆叠芯片包括：第一可编程门阵列组件，第一可编程门阵列组件包括第一接口模块，第一接口模块嵌入于第一可编程门阵列组件内，第一接口模块包括第一键合引出区域；第一存储阵列组件，设置有第二键合引出区域；第一键合引出区域、第二键合引出区域键合连接，以将第一可编程门阵列组件以及第一存储阵列组件上的互连信号连接在一起。实现存储访问的高带宽、低功耗的目的。
一种堆叠芯片

[实用新型]一种LLC芯片及缓存系统-CN202122118043.8有效
发明人：江喜平;周小锋 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-09-02 - 公布日： 2022-03-22 - 主分类号： G11C11/406 文献下载
摘要：本申请公开了一种LLC芯片及缓存系统，该LLC芯片包括存储晶圆、接口逻辑单元和封装基板，接口逻辑单元与存储晶圆依次设置于封装基板上，存储晶圆与接口逻辑单元通过三维集成，以形成LLC芯片，多个处理组件连接接口逻辑单元，以通过接口逻辑单元对存储晶圆进行读写操作；存储晶圆包括至少一个存储空间，多个处理组件对特定存储空间或任一存储空间进行读写操作，以实现非共享独立存储访问或共享存储访问；其中，存储晶圆的存储空间根据多个处理组件的访问量或访问速度划分。本申请通过三维集成存储晶圆与接口逻辑单元，进而通过多个分布式的接口提高信号传输带宽，并通过非共享模式或共享模式进行数据缓存，提高处理组件访问数据的效率。
一种 llc 芯片缓存系统

[实用新型]一种微机电系统芯片及电子设备-CN202120903048.9有效
发明人：任奇伟;李晓骏;王嵩 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-04-27 - 公布日： 2022-03-22 - 主分类号： B81B7/02 文献下载
摘要：本申请公开了一种微机电系统芯片及电子设备，微机电系统芯片包括第一芯片和第二芯片，所述第一芯片和所述第二芯片堆叠设置，且所述第一芯片和所述第二芯片连接；其中，所述第一芯片包括第一衬底和设置于所述第一衬底上的第一顶层金属层，所述第一芯片靠近所述第一顶层金属层的表面设置有第一键合柱。通过上述方式，本申请的第一芯片和第二芯片之间传输信号的寄生参数小，减少信号串扰，能够更好地传输信号，进而提高信号的处理精度；此外，能够缩小微机电系统芯片的面积，以预留更多空间给其他微机电系统芯片。
一种微机系统芯片电子设备

[发明专利]一种三维集成晶圆及其测试方法、三维集成芯片-CN202111394999.9在审
发明人：殷鹏;高旭东;柴泾睿;马斌;朱晓薇;郭杏;麻乐 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-11-23 - 公布日： 2022-03-04 - 主分类号： H01L21/66 文献下载
摘要：本发明提供一种三维集成晶圆及其测试方法、三维集成芯片，三维集成晶圆包括：由多个晶圆层组成的晶圆组件，晶圆层层叠设置且通过连接结构连接；所述晶圆组件包括多个芯片单元，每一所述芯片单元的周围设置有所述检测环路，所述检测环路被配置为检测每一所述芯片单元中多个所述晶圆层的连接情况。该结构能够有效的监控芯片中晶圆的分层问题，提高了芯片的成品率。
一种三维集成及其测试方法芯片

[发明专利]存储单元的刷新方法、控制电路以及堆叠芯片-CN202111396752.0在审
发明人：左丰国;刘琦;李伟 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-11-23 - 公布日： 2022-03-04 - 主分类号： G11C11/406 文献下载
摘要：本申请涉及半导体存储器技术领域，尤其是涉及一种存储单元的刷新方法、控制电路、存储芯片以及堆叠芯片。其中，存储单元的刷新方法，包括：获取读写操作频率；基于所述读写操作频率调整存储单元的刷新频率。其能够在保证DRAM本身对刷新频率的要求下，动态调整刷新频率，提高读写操作效率。
存储单元刷新方法控制电路以及堆叠芯片

[实用新型]一种三维异质集成的可编程芯片结构和电子设备-CN202122121979.6有效
发明人：左丰国;王玉冰;周骏;郭一欣;任奇伟 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-09-03 - 公布日： 2022-03-04 - 主分类号： H01L25/065 文献下载
摘要：本实用新型涉及集成芯片技术领域，尤其涉及一种三维异质集成的可编程芯片结构和电子设备。可编程芯片结构中，至少两个芯片层叠连接；最外层芯片到目标芯片之间的层叠芯片结构中相邻的两个芯片中，第一芯片中靠近第二芯片的金属层，与第二芯片中靠近第一芯片的金属层，通过三维异质集成键合结构互连；若第一芯片远离第二芯片一侧还与第三芯片相邻，则靠近第二芯片的金属层互连第一芯片中靠近第三芯片的金属层；最外层界面上设有与目标芯片对应设置的目标引出结构；目标引出结构互连最外层芯片中靠近次外层芯片的金属层。本实用新型利用三维异质集成技术，减少孔、互连线和IO结构的使用，增加芯片间的互连密度和互连速度，提高集成芯片的集成度。
一种三维集成可编程芯片结构电子设备

[实用新型]具自测试功能的众核计算电路及其测试装置-CN202121194480.1有效
发明人：左丰国;刘琦;王玉冰 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-05-31 - 公布日： 2022-03-04 - 主分类号： G06F11/22 文献下载
摘要：本实用新型公开一种具自测试功能的众核计算电路及其测试装置，所述众核计算电路包括：处理引擎模块，包括N个处理引擎单元，其中，N为正整数；存储模块，包括M个第一存储单元，其中，M为正整数；片上总线，所述片上总线包括L个通道，其中，L＝M*N；自测试模块，包括：至少一个内建自测试单元；第一选择器，所述内建自测试单元通过所述第一选择器可选择性地连接至所述片上总线；M个第二存储单元；及M个第二选择器，每个所述第二存储单元通过一个所述第二选择器与一个第一存储单元并行地、可选择性地连接至所述片上总线。本实用新型可定位并标记出众核计算电路的失效单元，以便及时对失效单元进行修复。
测试功能核计电路及其装置

[发明专利]一种用于DRAM物理接口的自适应读通路延迟计算方法及电路-CN201911319420.5有效
发明人：王小光 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2019-12-19 - 公布日： 2022-03-01 - 主分类号： G06F13/16 文献下载
摘要：本发明公开一种用于DRAM物理接口的自适应读通路延迟计算方法及电路，所述方法为在固定时刻对存储器物理接口输入读操作，之后对存储器物理接口与动态随机存储器一侧的数据端口进行监测，等待直至发现相应的信号波动时刻，锁定时间差。该方法能够实现读数据延迟计算，简化了读通路延迟计算。
一种用于 dram 物理接口自适应通路延迟计算方法电路

[实用新型]一种散热盖板及芯片-CN202122031249.7有效
发明人：王慧梅 -专利权人： 西安紫光国芯半导体有限公司
申请日： 2021-08-26 - 公布日： 2022-03-01 - 主分类号： H01L23/367 文献下载
摘要：本实用新型提出了一种散热盖板及芯片，属于集成电路封装技术领域，其芯片包括芯片本体、PCB板以及设置于PCB板上的散热盖板，散热盖板包括盖板本体，盖板本体上设置有凹槽，凹槽与PCB板形成容置槽；芯片本体置于容置槽内且与盖板本体接触；盖板本体与PCB板接触且形成第二散热面，第二散热面用于将芯片本体产生的热量传递至PCB板上。本实用新型的芯片，其改变了芯片的散热路径，提高了散热效果，降低了芯片的最大结温。
一种散热盖板芯片