“蔡馥郁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网_中国专利网

首页在售求购查询申请展会资讯专利榜企服商城升级VIP

立即登录免费注册

在售专利
求购专利
查询专利
新闻资讯
技术展会
招商加盟
专利榜

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247 本网专利代理业务由天津创信方达专利代理事务所(普通合伙)承接机构代码：12247

专利名称

专利名称
专利号码
专利分类
申请人
公布日期

农业化学；冶金建筑机械工程区域搜索

主分类

B 作业；运输

C 化学；冶金

D 纺织；造纸

E 固定建筑物

F 机械工程、照明、加热

专利下载VIP

公布日期

2023-10-24 公布专利

2023-10-20 公布专利

2023-10-17 公布专利

2023-10-13 公布专利

2023-10-10 公布专利

2023-10-03 公布专利

2023-09-29 公布专利

2023-09-26 公布专利

2023-09-22 公布专利

2023-09-19 公布专利

专利权人

国家电网公司

华为技术有限公司

中兴通讯股份有限公司

三星电子株式会社

中国石油化工股份有限公司

鸿海精密工业股份有限公司

松下电器产业株式会社

上海交通大学

钻瓜专利网为您找到相关结果13个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其制造方法-CN202210378793.5在审
发明人：林大钧;叶治东;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2022-04-12 - 公布日： 2023-10-27 - 主分类号： H01L29/778 文献下载
摘要：本发明公开一种半导体装置及其制造方法。半导体装置包括沟道层、在沟道层上的栅极元件、至少部分地嵌入沟道层中的多个源极/漏极元件。多个源极/漏极元件位于栅极元件的相对两侧。多个源极/漏极元件包括金属元件和下硅化物元件，下硅化物元件介于金属元件和沟道层之间。下硅化物元件具有小于2at％的氢含量。
半导体装置及其制造方法

[发明专利]半导体元件及其制作方法-CN202310732298.4在审
发明人：王慧琳;侯泰成;高苇昕;蔡馥郁;谢晋阳;翁宸毅;张境尹;蔡滨祥;李昆儒;李志岳;吕佳霖;陈俊隆;廖琨垣;赖育聪;黄伟豪 -专利权人：联华电子股份有限公司
申请日： 2018-12-27 - 公布日： 2023-10-24 - 主分类号： H10B61/00 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。
半导体元件及其制作方法

[发明专利]半导体元件及其制作方法-CN201811612412.5有效
发明人：王慧琳;侯泰成;高苇昕;蔡馥郁;谢晋阳;翁宸毅;张境尹;蔡滨祥;李昆儒;李志岳;吕佳霖;陈俊隆;廖琨垣;赖育聪;黄伟豪 -专利权人：联华电子股份有限公司
申请日： 2018-12-27 - 公布日： 2023-07-11 - 主分类号： H10N50/01 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一第一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一超低介电常数介电层于第一MTJ上，进行一第一蚀刻制作工艺去除部分第一超低介电常数介电层并形成一受损层于第一超低介电常数介电层上，再形成一第二超低介电常数介电层于该受损层上。
半导体元件及其制作方法

[发明专利]一种制作半导体元件的方法-CN202111338561.9在审
发明人：侯泰成;侯朝钟;林大钧;高苇昕;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2021-11-12 - 公布日： 2023-05-16 - 主分类号： H10N50/01 文献下载
摘要：本发明公开一种制作半导体元件的方法，其主要先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于一基底上，然后形成一第一金属间介电层于该MTJ上，去除部分该第一金属间介电层以形成一受损层于MTJ正上方以及一凹槽暴露出受损层，对该受损层进行一紫外光固化制作工艺，之后再进行一平坦化制作工艺去除受损层及部分第一金属间介电层。
一种制作半导体元件方法

[发明专利]半导体装置以及其制作方法-CN202211181127.9在审
发明人：张豪轩;钟耀贤;蔡馥郁 -专利权人：联华电子股份有限公司
申请日： 2017-11-07 - 公布日： 2023-01-13 - 主分类号： H01L29/423 文献下载
摘要：本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在半导体基底的核心区与输入/输出区上分别形成第一堆叠结构与第二堆叠结构。第一堆叠结构包括第一图案化氧化物层、第一图案化氮化物层与第一虚置栅极。第二堆叠结构包括第二图案化氧化物层、第二图案化氮化物层与第二虚置栅极。移除第一虚置栅极与第二虚置栅极，用以于核心区上形成第一凹陷并于输入/输出区上形成第二凹陷。在第一凹陷中形成第一栅极结构，并于第二凹陷中形成第二栅极结构。在第一凹陷中形成第一栅极结构之前，将第一图案化氮化物层移除。
半导体装置及其制作方法

[发明专利]避免翘曲的半导体结构及其制作方法-CN202110630599.7在审
发明人：林大钧;杨晋嘉;侯泰成;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2021-06-07 - 公布日： 2022-12-23 - 主分类号： H01L29/06 文献下载
摘要：本发明公开一种避免翘曲的半导体结构及其制作方法，其中该避免翘曲的半导体结构包含一晶片，晶片包含一正面和一背面，多个半导体元件设置在正面，一层氧化硅层设置在背面以及一紫外光可穿透氮化硅层覆盖并接触氧化硅层，其中紫外光可穿透氮化硅层的折射率介于1.55至2.10之间。
避免半导体结构及其制作方法

[发明专利]磁性随机存取存储器结构-CN202110678446.X在审
发明人：林大钧;许清桦;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2021-06-18 - 公布日： 2022-12-20 - 主分类号： H01L43/08 文献下载
摘要：本发明公开一种磁性随机存取存储器结构，其涉及一种半导体结构，其包含一介电层，多个MTJ元件以及至少一虚置MTJ元件位于该介电层中，一第一氮化层，至少覆盖各该MTJ元件与该虚置MTJ元件的侧壁，一第二氮化层，覆盖于各该虚置MTJ元件的顶面，且该第二氮化层的厚度大于该第一氮化层的厚度，以及多个接触结构，位于该介电层中，并且电连接各该MTJ元件。
磁性随机存取存储器结构

[发明专利]半导体装置以及其制作方法-CN201711082658.1有效
发明人：张豪轩;钟耀贤;蔡馥郁 -专利权人：联华电子股份有限公司
申请日： 2017-11-07 - 公布日： 2022-10-21 - 主分类号： H01L21/336 文献下载
摘要：本发明公开一种半导体装置以及其制作方法，该半导体装置的制作方法包括下列步骤，在半导体基底的核心区与输入/输出区上分别形成第一堆叠结构与第二堆叠结构。第一堆叠结构包括第一图案化氧化物层、第一图案化氮化物层与第一虚置栅极。第二堆叠结构包括第二图案化氧化物层、第二图案化氮化物层与第二虚置栅极。移除第一虚置栅极与第二虚置栅极，用以于核心区上形成第一凹陷并于输入/输出区上形成第二凹陷。在第一凹陷中形成第一栅极结构，并于第二凹陷中形成第二栅极结构。在第一凹陷中形成第一栅极结构之前，将第一图案化氮化物层移除。
半导体装置及其制作方法

[发明专利]一种制作半导体元件的方法-CN202110095432.5在审
发明人：侯泰成;蔡馥郁;蔡滨祥;林大钧;侯朝钟;高苇昕 -专利权人：联华电子股份有限公司
申请日： 2021-01-25 - 公布日： 2022-07-26 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种制作半导体元件的方法。首先提供一基底，该基底包含一MRAM区域以及一逻辑区域，然后形成一磁性隧穿结(magnetic tunnelingjunction,MTJ)于MRAM区域上，形成一上电极于MTJ上，再进行一可流动式化学气相沉积(flowable chemical vapor deposition,FCVD)制作工艺以形成一第一金属间介电层环绕上电极以及MTJ。
一种制作半导体元件方法

[发明专利]芯片键合对准结构与键合芯片结构及其制作方法-CN202011589292.9在审
发明人：杨晋嘉;蔡馥郁;林大钧;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2020-12-29 - 公布日： 2022-07-01 - 主分类号： H01L21/68 文献下载
摘要：本发明公开一种芯片键合对准结构与键合芯片结构及其制作方法，其中该芯片键合对准结构包括:半导体芯片、金属层、蚀刻停止层、至少一个金属凸丘、介电阻障层、硅氧化物层以及碳氮化硅层。金属层位于半导体芯片的键合表面，具有一个金属对准图案。蚀刻停止层覆盖于键合表面和该金属层上。金属凸丘由金属层向上延伸穿过蚀刻停止层，介电阻障层覆盖于蚀刻停止层和金属凸丘上。硅氧化物层覆盖于介电阻障层上。碳氮化硅层覆盖于硅氧化物层上。
芯片对准结构及其制作方法

[发明专利]存储器器件及其制造方法-CN202011388129.6在审
发明人：张智能;林大钧;苏士炜;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2020-12-01 - 公布日： 2022-06-03 - 主分类号： H01L45/00 文献下载
摘要：本发明公开一种存储器器件及其制造方法。存储器器件包括器件衬底、下电极、可变电阻层以及上电极。下电极设置于器件衬底上。可变电阻层设置于下电极上。上电极设置于可变电阻层上。下电极经形成为具有张应力，而上电极经形成为具有压应力。
存储器器件及其制造方法

[发明专利]半导体元件及其制作方法-CN202011203268.7在审
发明人：林大钧;施易安;蔡滨祥;蔡馥郁 -专利权人：联华电子股份有限公司
申请日： 2020-11-02 - 公布日： 2022-05-06 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法为，首先形成一磁性隧穿结(magnetic tunneling junction,MTJ)于基底上，然后形成一上电极于MTJ上，形成一金属间介电层环绕上电极及MTJ，形成一接触层于金属间介电层及MTJ上，再图案化接触层以形成一接触垫，其中接触垫设于上电极以及上电极一侧的金属间介电层上。
半导体元件及其制作方法

[发明专利]磁阻式随机存取存储器结构及其制作方法-CN202010776346.6在审
发明人：林大钧;蔡旻桦;侯泰成;蔡馥郁;蔡滨祥 -专利权人：联华电子股份有限公司
申请日： 2020-08-05 - 公布日： 2022-02-18 - 主分类号： H01L27/22 文献下载
摘要：本发明公开一种磁阻式随机存取存储器结构及其制作方法，其中该磁阻式随机存取存储器结构包含一介电层，一第一磁阻式随机存取存储器、一第二磁阻式随机存取存储器和一第三磁阻式随机存取存储器由右至左设置在介电层上，第二磁阻式随机存取存储器包含一磁性隧穿结，二个间隙分别位于第一磁阻式随机存取存储器和第二磁阻式随机存取存储器之间以及位于第二磁阻式随机存取存储器和第三磁阻式随机存取存储器之间，二个伸张应力材料块分别设置于各个间隙中，一第一压缩应力层环绕并接触磁性隧穿结的全部侧壁，一第二压缩应力层覆盖各个间隙的开口并且接触伸张应力材料块。
磁阻随机存取存储器结构及其制作方法

1
共 13 条

友情链接：交换友情链接需要网站权重大于4，网站收录10W以上，如符合条件，请联系QQ：76009968。

关于我们寻求报道投稿须知广告合作版权声明网站地图友情链接企业标识联系我们

在线咨询

400-8765-105周一至周五 9:00-18:00

版权所有钻瓜科技（天津）有限公司津ICP备15000985号津公网安备 12019202000206号http://www.vipzhuanli.com/公布日期

咨询在线客服

咨询在线客服

tel code back_top