“王刚宁”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果51个，建议您升级VIP下载更多相关专利

[发明专利]一种半导体器件及其制造方法和电子装置-CN201510021267.3有效
发明人：刘丽;蒲贤勇;杨广立;王刚宁;戴执中;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2015-01-15 - 公布日： 2019-04-09 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：S101：提供包括嵌入式离子注入层的半导体衬底，形成暴露出嵌入式离子注入层的第一沟槽和第二沟槽；S102：形成覆盖第一沟槽的侧壁和底部的第一隔离层及覆盖第二沟槽的第二隔离层；S103：刻蚀去除第一隔离层覆盖第一沟槽的底部的部分并继续刻蚀以形成贯穿嵌入式离子注入层的第三沟槽；S104：在第三沟槽内形成介电层以形成包括嵌入式离子注入层、第一隔离层、介电层及第二隔离层的隔离框；S105：在隔离框内形成电子元件。该方法可以在保证隔离效果的同时降低半导体器件的尺寸。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]半导体结构及其形成方法-CN201510373554.0有效
发明人：戴执中;方磊;郑大燮;王刚宁;杨广立;王蛟;孙泓;彭昀鹏 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-06-30 - 公布日： 2019-01-25 - 主分类号： H01L21/265 文献下载
摘要：一种半导体结构及其形成方法。其中，所述半导体结构的形成方法包括：提供半导体衬底；在所述半导体衬底上形成第一有源区、第二有源区、第三有源区和第四有源区；同时在所述第一有源区和第二有源区形成中压P型阱区；同时在所述第三有源区和第四有源区形成中压N型阱区；在所述第一有源区上形成第一栅极结构，在所述第二有源区上形成第二栅极结构，在所述第三有源区上形成第三栅极结构，在所述第四有源区上形成第四栅极结构；在所述第一栅极结构和第二栅极结构两侧的所述半导体衬底内形成N型重掺杂区；在所述第三栅极结构和第四栅极结构两侧的所述半导体衬底内形成P型重掺杂区。所述形成方法能够简化工艺步骤，提高工艺效率。
半导体结构及其形成方法

[发明专利]绝缘栅双极晶体管及其形成方法-CN201410131211.9有效
发明人：冯喆韻;王刚宁;刘丽;唐凌 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-04-02 - 公布日： 2018-12-21 - 主分类号： H01L29/06 文献下载
摘要：一种绝缘栅双极晶体管及其形成方法。本发明通过两沟槽的底部在第一类型半导体衬底内形成物理上连接的第一扩散区与第二扩散区，并在填充沟槽所形成的第二类型填入部表面形成第一类型集电极区域，在两第二类型填入部之间的第二类型离子掺杂衬底的正面部分形成发射极、栅极。将集电极、发射极以及栅极都形成在衬底正面，不需使用外延层生长，降低了成本，同时提高了绝缘栅双极晶体管制作过程中与其它半导体器件的兼容性。此外，两第二类型填入部、第一扩散区与第二扩散区限制了载流子的运动空间，使得绝缘栅双极晶体管不受同一衬底上的其它器件干扰，也不会干扰同一衬底上的其它器件，且能提高衬底上所制作的绝缘栅双极晶体管的器件密度。
绝缘双极晶体管及其形成方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201410548682.X有效
发明人：杨广立;蒲贤勇;刘丽;戴执中;王刚宁;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-16 - 公布日： 2018-12-21 - 主分类号： H01L21/336 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该方法包括：S101：提供包括嵌入式离子注入层的半导体衬底，通过刻蚀形成至少两个第一沟槽；S102：形成覆盖第一沟槽的侧壁的第一介电层；S103：形成覆盖第一介电层的侧面与第一沟槽的底壁的掺杂多晶硅层；S104：刻蚀去除掺杂多晶硅层覆盖第一沟槽的底壁的部分并继续刻蚀以形成贯穿嵌入式离子注入层的第二沟槽；S105：在第二沟槽内形成第二介电层以形成包括两个相邻的第二介电层与嵌入式离子注入层的隔离框，在隔离框内形成电子元件。由于该方法制得的器件包括该隔离框，因而可以降低器件的尺寸。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]熔丝结构及其形成方法-CN201410587888.3有效
发明人： 王刚宁;陈宗高;孙泓;陈轶群;刘丽;杨广立 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2014-10-28 - 公布日： 2018-11-16 - 主分类号： H01L21/768 文献下载
摘要：一种熔丝结构及其形成方法，其中形成方法包括：提供衬底；在所述衬底内形成熔丝区，所述熔丝区内掺杂有第一类型离子，且所述熔丝区位于所述衬底的表面；在所述熔丝区两侧的衬底表面形成替代层；在所述替代层的侧壁表面形成替代侧墙，部分所述替代侧墙位于部分熔丝区表面；在相邻替代侧墙之间的熔丝区表面形成导电层。所形成的熔丝结构尺寸缩小、性能提高。
结构及其形成方法

[发明专利]半导体器件及其形成方法-CN201510006069.X有效
发明人：伏广才;王刚宁;姜海涛;董宁;孙泓 -专利权人：中芯国际集成电路制造(上海)有限公司
申请日： 2015-01-06 - 公布日： 2018-11-16 - 主分类号： H01L27/12 文献下载
摘要：本发明提供一种半导体器件及其形成方法，其中形成方法包括：在衬底中形成第一、二开口，第一、二开口共同形成一烧瓶状开口；形成第一氧化层；形成与第一氧化层同样材料的第二氧化层，并使第二氧化层填充烧瓶状开口的入口处，第二氧化层的表面不低于衬底的表面。半导体器件包括：衬底、第一、二开口，第一、二开口共同构成位于衬底中的烧瓶状开口；形成于烧瓶状开口侧壁的第一氧化层、表面不低于衬底的表面的第二氧化层，第二氧化层、第一氧化层的材料相同。本发明的有益效果在于：消除了位于衬底中的烧瓶状开口入口处的尖角，在刻蚀第一氧化层以露出衬底的过程中，衬底受到刻蚀影响的几率能够减小，进而达到了保护衬底尽量不受损伤的目的。
半导体器件及其形成方法

[发明专利]电子元器件及电子元器件的制备方法-CN201410070428.3有效
发明人：刘丽;王刚宁;冯喆韻;贺吉伟;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-02-27 - 公布日： 2018-10-23 - 主分类号： H01L29/06 文献下载
摘要：本申请提供了一种电子元器件及电子元器件的制备方法。电子元器件包括一个或多个半导体器件，其特征在于，电子元器件还包括一个或多个三维绝缘层，每个三维绝缘层形成容纳空间，其中，至少一个半导体器件的全部或一部分被至少一个三维绝缘层包裹于三维绝缘层的容纳空间内。由于设置了三维绝缘层的半导体器件以三维绝缘层进行隔离，从而，本申请的电子元器件的半导体器件具有较好的隔离效果。
电子元器件制备方法

[发明专利]电容器、半导体器件及其形成方法-CN201310654526.7有效
发明人：陈轶群;蒲贤勇;陈宗高;王刚宁;王海强 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-12-05 - 公布日： 2018-09-07 - 主分类号： H01L21/02 文献下载
摘要：一种电容器、半导体器件及其形成方法，其中，电容器的形成方法包括：提供半导体衬底，所述半导体衬底内形成有浅沟槽隔离结构；在所述半导体衬底的浅沟槽隔离结构形成栅极结构，所述栅极结构包括第一多晶硅层和第一介质层；在所述第一多晶硅层的一部分表面上形成第一硅化物阻挡层；在所述第一多晶硅层的未被所述第一硅化物阻挡层覆盖的部分形成金属硅化物层以及在所述第一硅化物阻挡层上形成第一金属层；在所述半导体衬底上形成层间介质层；在所述层间介质层内分别形成第一插塞和第二插塞以分别和所述第一金属层和金属硅化物层电连接。所述电容器的形成方法形成工艺简化，工艺成本降低，生产效率提高。
电容器衬底硅化物阻挡层半导体多晶硅层浅沟槽隔离结构金属硅化物层半导体器件第一金属层栅极结构介质层插塞层间介质层工艺成本工艺简化生产效率电连接覆盖

[发明专利]隔离结构的形成方法-CN201310462446.1有效
发明人：杨广立;王刚宁;俞谦荣;汪铭 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2013-09-30 - 公布日： 2018-07-10 - 主分类号： H01L21/762 文献下载
摘要：一种隔离结构的形成方法，包括：提供衬底；进行氧离子注入，以在衬底距离衬底表面一定深度的位置形成掺杂区；进行氧离子注入之后，在衬底内形成沟槽；形成沟槽之后，进行热处理以在掺杂区位置形成埋氧化层，沟槽露出埋氧化层；形成覆盖沟槽底部和侧壁的绝缘层。通过氧离子注入方法在衬底距离表面一定深度的位置形成埋氧化层，与现有隔离结构的形成方法相比，该方法更为简单。另外，由于隔离结构中的埋氧化层是利用氧离子注入方法形成，而不是利用绝缘体上硅衬底中的绝缘层来充当，因而能够降低隔离结构的制造成本。
隔离结构衬底埋氧化层氧离子绝缘层掺杂区位置绝缘体上硅热处理衬底表面制造成本掺杂区侧壁覆盖

[发明专利]LDMOS器件及其形成方法-CN201310341827.4有效
发明人： 王刚宁;戴执中;杨广立;贺吉伟;蒲贤勇 -专利权人：中芯国际集成电路制造(北京)有限公司;中芯国际集成电路制造（上海）有限公司
申请日： 2013-08-07 - 公布日： 2018-06-01 - 主分类号： H01L21/336 文献下载
摘要：一种LDMOS器件及其形成方法，其中所述LDMOS器件，包括：P型衬底，所述P型衬底中具有N型掩埋隔离区；位于P型衬底上的P型外延层，所述P型外延层包括第一区域和第二区域，第一区域位于N型掩埋隔离区上方，第二区域环绕所述第一区域；位于P型外延层的第二区域中的环形沟槽，环形沟槽环绕P型外延层的第一区域，且所述环形沟槽底部暴露出N型掩埋隔离区表面；位于环形沟槽的两侧侧壁表面的隔离层；位于隔离层之间的环形沟槽内的环形导电插塞，环形导电插塞的底部与N型掩埋隔离区相接触；位于P型外延层的第一区域中的LDMOS晶体管。本发明的LDMOS器件隔离效果好，器件尺寸较小。
第一区域环形沟槽隔离区第二区域掩埋衬底导电插塞隔离层环绕侧壁表面隔离效果暴露

[发明专利]半导体器件的制作方法及半导体器件-CN201410363920.X有效
发明人：贺吉伟;王刚宁;朱岩岩;刘丽;冯喆韻;蒲贤勇;孙涛 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-07-28 - 公布日： 2018-05-04 - 主分类号： H01L21/77 文献下载
摘要：本申请公开了一种半导体器件的制作方法及半导体器件。其中，该制作方法包括提供衬底，衬底内形成有埋入层；刻蚀衬底形成第一浅沟槽，第一浅沟槽的深度小于埋入层在衬底内的深度，并将相邻第一浅沟槽之间的衬底作为有源区；形成覆盖第一浅沟槽和衬底的隔离物质层；刻蚀隔离物质层和衬底，形成使部分埋入层暴露的凹槽，其中，第一浅沟槽位于有源区和凹槽之间；在凹槽中形成填充材料层。该制作方法避免了第一浅沟槽的形成过程对第一浅沟槽及填充材料层造成的损伤，进而提高了半导体器件的性能。
半导体器件制作方法

[发明专利]半导体结构及其形成方法-CN201410076994.5有效
发明人：杨广立;王刚宁;俞谦荣;冯喆韻;刘丽;唐凌;戴执中;孙泓 -专利权人：中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造（北京）有限公司
申请日： 2014-03-04 - 公布日： 2018-03-06 - 主分类号： H01L23/58 文献下载
摘要：一种半导体结构及其形成方法，其中半导体结构的形成方法包括提供衬底；在衬底内形成埋层区，埋层区具有导电性能；刻蚀去除部分厚度的衬底，在衬底内形成环形的第一沟槽、第二沟槽以及第三沟槽，第一沟槽和第三沟槽分别位于第二沟槽的两侧，第二沟槽底部为至少暴露出埋层区顶部；形成填充满第一沟槽和第三沟槽的阻挡层；形成填充满第二沟槽的导电层，导电层与埋层区相连接，且导电层的掺杂类型与埋层区的掺杂类型相同；在导电层和埋层区包围的衬底内形成掺杂阱。本发明在提高半导体结构抗噪声能力的同时，阻挡导电层内掺杂离子的扩散，避免掺杂离子过于靠近掺杂阱，从而提高半导体结构的电学性能和可靠性。
半导体结构及其形成方法

[发明专利]一种半导体器件及其制造方法和电子装置-CN201410838229.2在审
发明人：戴执中;郑大燮;王刚宁;杨广立;刘丽;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-12-25 - 公布日： 2016-07-20 - 主分类号： H01L29/872 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。本发明的半导体器件包括半导体衬底以及位于半导体衬底内的深N阱、位于深N阱内的浅沟槽隔离、位于深N阱内且分别位于浅沟槽隔离的两侧的P型附加区和N型阴极区，还包括位于深N阱的上方且位于浅沟槽隔离的两侧的阴极引出区和阳极，其中，阴极引出区与N型阴极区相接触，阳极与深N阱相接触并与P型附加区相接触。本发明的半导体器件由于包括位于深N阱内且与阳极相接触的P型附加区，因此具有更高的崩溃电压。根据本发明的半导体器件的制造方法制得的半导体器件同样具有上述优点。该电子装置包括上述的半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]一种半导体器件及其制造方法和电子装置-CN201410843611.2在审
发明人：戴执中;方磊;郑大燮;王刚宁;杨广立;唐凌;刘丽;孙泓 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-12-25 - 公布日： 2016-07-20 - 主分类号： H01L29/78 文献下载
摘要：本发明提供一种半导体器件及其制造方法和电子装置，涉及半导体技术领域。该半导体器件包括半导体衬底、位于半导体衬底内的P阱、并列设置于P阱内的N型漂移区与P型注入区及位于半导体衬底上且位于N型漂移区与P型注入区的上方的栅极结构，还包括位于P阱内且与N型漂移区的靠近P型注入区的一侧相交叠的P型附加区，其中P型附加区的靠近P型注入区的一侧到P型注入区的距离小于N型漂移区的靠近P型注入区的一侧到P型注入区的距离。该半导体器件由于包括P型附加区，因此相对于现有技术具有更高的崩溃电压和稳定性。本发明的半导体器件的制造方法制得的半导体器件同样具有上述优点。本发明的电子装置包括该半导体器件，同样具有上述优点。
一种半导体器件及其制造方法电子装置

[发明专利]相邻阱间隔离结构的制作方法及半导体器件-CN201410542152.4在审
发明人：陈轶群;王刚宁;孙泓;袁秉荣;陈宗高;蒲贤勇 -专利权人：中芯国际集成电路制造（上海）有限公司
申请日： 2014-10-14 - 公布日： 2016-05-11 - 主分类号： H01L21/762 文献下载
摘要：本申请公开了一种相邻阱间隔离结构的制作方法及半导体器件。其中，该制作方法包括以下步骤：在衬底中形成预备阱结构；刻蚀预备阱结构以形成贯穿预备阱结构的沟槽，并将位于沟槽两侧的预备阱结构分别作为阱；在沟槽中形成隔离结构。该制作方法通过在衬底中形成预备阱结构，然后刻蚀预备阱结构以形成贯穿预备阱结构的沟槽，并将位于沟槽两侧的预备阱结构分别作为阱，最后在沟槽中形成了隔离结构，从而将相邻阱隔离开。同时，该隔离结构的宽度明显小于现有技术中相邻阱之间的隔离距离，从而降低了相邻阱之间的隔离距离，进而提高了器件的集成度，并减少了器件的制作成本。
相邻间隔结构制作方法半导体器件