“一条尚生”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果18个，建议您升级VIP下载更多相关专利

[发明专利]半导体装置及其控制方法-CN201910738276.2有效
发明人：山下浩明;小野升太郎;一条尚生;河本隆史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2019-08-12 - 公布日： 2023-08-22 - 主分类号： H01L23/552 文献下载
摘要：实施方式提供一种能够降低电磁干涉噪声及开关损耗的半导体装置及其控制方法。实施方式的半导体装置具备半导体部、设置在所述半导体部的正面上的电极、和设置在所述半导体部与所述电极之间的多个沟槽型控制电极。所述半导体部包括第1导电型的第1层、第2导电型的第2层、第2导电型的第3层、第1导电型的第4层、第2导电型的第5层和第1导电型的第6层。所述第3层设置在所述第1层与所述电极之间。所述第4及第5层分别有选择地设置在所述第3层与所述电极之间。所述第4层经由所述绝缘膜面对所述控制电极中的第1控制电极，所述第5层经由所述绝缘膜面对第2控制电极。
半导体装置及其控制方法

[发明专利]半导体装置-CN201910121475.9在审
发明人：小野升太郎;菅原秀人;大田浩史;一条尚生;山下浩明 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2019-02-19 - 公布日： 2020-03-24 - 主分类号： H01L29/06 文献下载
摘要：本发明的半导体装置具有：第1电极；第1导电型的第1半导体区域；第2半导体区域，设于第1半导体区域的一部分上。第3半导体区域，设于第1半导体区域的其它的一部分上，在第2方向上和第2半导体区域的至少一部分并列。第4半导体区域，设于第1与第3半导体区域间的至少一部分。第5半导体区域设于第1与第4半导体区域间，其中的第1导电型杂质浓度低于第4半导体区域。第6半导体区域设于第3半导体区域上，其中的第2导电型杂质浓度高于第3半导体区域。第7半导体区域选择性地设于第6半导体区域上。栅极电极，隔着栅极绝缘层与第2、第6及第7半导体区域对置。第2电极，设于第6及第7半导体区域上，与第6及第7半导体区域电连接。
半导体装置

[发明专利]半导体装置-CN201910018675.1在审
发明人： 一条尚生;小野升太郎;山下浩明 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2019-01-09 - 公布日： 2020-03-17 - 主分类号： H01L29/41 文献下载
摘要：一种半导体装置具备：包括第1导电型的第1半导体层的半导体部；设置在半导体部上的第1电极；被第1电极包围的第2电极；被第2电极包围的第3电极。半导体部还包括：选择性设置在第1半导体层与第1电极之间的第2导电型的第2半导体层；选择性设置在第2半导体层与第1电极之间的第1导电型的第3半导体层；具有设置在第1半导体层与第2电极及第3电极间的主部和设置在第1半导体层与第1电极间的外缘部的第2导电型的第4半导体层；选择性设置在第4半导体层中并具有与第1电极电连接的部分的第1导电型的第5半导体层；以及，具备设置在第4半导体层中的与第5半导体部分离的位置且与第3电极电连接的部分的第1导电型的第6半导体层。
半导体装置

[发明专利]半导体装置-CN201811621023.9在审
发明人：山下浩明;小野升太郎;一条尚生;菅原秀人;大田浩史 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2018-12-28 - 公布日： 2020-02-28 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具备：半导体部，包含第1导电型的第1半导体层和第2导电型的第2半导体层；第2电极，设置于上述半导体部的表面上的第1电极；及控制电极，设置于上述半导体部的内面上；设置于上述半导体部和上述第1电极之间。上述第2半导体层在沿上述半导体部的表面的第1方向上，位于上述第1半导体层的一部分和上述第1半导体层的其他的一部分之间。上述半导体部还包含，第2导电型的第3半导体层和第1导电型的第4半导体层。上述第3半导体层具有：位于上述第1半导体层的上述一部分中的第1端部；和位于上述第2半导体层中的第2端部，上述第4半导体层设置于上述第3半导体层的上述第2端部。
半导体装置

[发明专利]半导体装置-CN201810184885.3在审
发明人：山下浩明;小野升太郎;一条尚生 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2018-03-07 - 公布日： 2019-04-19 - 主分类号： H01L29/78 文献下载
摘要：实施方式的半导体装置具备：半导体层，具有第1面与第2面；第1导电型的第1半导体区域；第2导电型的第2半导体区域；在与第2半导体区域之间夹着第1半导体区域的第2导电型的第3半导体区域；第1半导体区域与第1面之间的第1导电型的第1阱区域；相对于第1阱区域而离开的第1导电型的第2阱区域；第1阱区域与第1面之间的第1导电型的第1接触区域；第2阱区域与第1面之间的第1导电型的第2接触区域；在第1阱区域与第2阱区域之间的第1半导体区域之上设置的栅电极；源电极，具有与第1接触区域相接的第1区域以及与第2接触区域相接的第2区；以及漏电极。
半导体区域导电型阱区域接触区域半导体装置半导体层漏电极源电极栅电极

[发明专利]半导体装置-CN201810181613.8在审
发明人：小野升太郎;大田浩史;一条尚生;山下浩明 -专利权人：株式会社东芝;东芝电子元件及存储装置株式会社
申请日： 2018-03-06 - 公布日： 2019-03-22 - 主分类号： H01L29/06 文献下载
摘要：本发明提供一种能够抑制开关动作时的噪声的半导体装置。该半导体装置具备：具有第1面与第2面的半导体层、半导体层之中的第1导电型的第1半导体区域、第1半导体区域与第1面之间的第2导电型的多个第2半导体区域、设于第1半导体区域与第1面之间并设于多个第2半导体区域之间的第1导电型的多个第3半导体区域、设于第2半导体区域与第1面之间且第2导电型杂质浓度高于第2半导体区域的第4半导体区域、第4半导体区域与第1面之间的第1导电型的第5半导体区域、设于第2半导体区域与第4半导体区域之间且每单位深度的电阻比第2半导体区域的每单位深度的电阻高的第6半导体区域、栅极电极、及第4半导体区域与栅极电极之间的栅极绝缘膜。
半导体区域导电型半导体装置半导体层栅极电极导电型杂质栅极绝缘膜开关动作电阻比电阻噪声

[发明专利]氮化物半导体器件-CN201680049648.5在审
发明人： 一条尚生;久保胜;福见公孝;藤井敬久 -专利权人：夏普株式会社
申请日： 2016-03-30 - 公布日： 2018-04-17 - 主分类号： H01L21/338 文献下载
摘要：氮化物半导体器件具备至少覆盖漏电极(19)的第二绝缘膜(22)、和使负载短路时产生于漏电极(19)与第二绝缘膜(22)之间的热应力最大的位置的热应力减少的热应力减少部。热应力减少部(19bf)是漏电极(19)的上部朝向源电极(18)延伸而成的漏极场板部(19bf)。
氮化物半导体器件

[发明专利]复合型半导体装置-CN201680027806.7在审
发明人：仲嶋明生;一条尚生 -专利权人：夏普株式会社
申请日： 2016-02-22 - 公布日： 2018-02-06 - 主分类号： H01L21/822 文献下载
摘要：提供低导通电阻且负荷短路时的耐受性高的复合型半导体装置。在具备互相级联的常通型第一FET(Q1)及常断型第二FET(Q2)的复合型半导体装置(10)中，在对第一FET(Q1)的漏极施加的电压为400V的情况下，设从连接于复合型半导体装置(10)的负荷的短路开始的时间点的经过时间为短路后经过时间T；设第二FET的导通电阻的值为RonQ2，所述第一FET的阈值电压为VTHQ1，在所述第一FET的栅极电压为0V的时候，所述第一FET的饱和状态下之所述第一FET的漏极电流为Idmax1；短路后经过时间T≧2μsec的期间，限制成在防止所述第一FET的破坏程度内的漏极电流为Idmax的时候满足以下数学式的关系。
复合型半导体装置

[发明专利]双向光敏晶闸管芯片和固态继电器-CN201510218776.5有效
发明人：鞠山满;松本浩司;泽井敬一;铃木成次;一条尚生 -专利权人：夏普株式会社
申请日： 2015-04-30 - 公布日： 2017-11-21 - 主分类号： H01L29/747 文献下载
摘要：本发明提供一种能够应用于高电流容量的SSR的双向光敏晶闸管芯片。该双向光敏晶闸管芯片(40)在一个半导体芯片的表面搭载有多个单元(42)，各单元(42)包括彼此分离形成的第一光敏晶闸管部(42a)和第二光敏晶闸管部(42b)，各光敏晶闸管部(42a、42b)具有PNPN部，该PNPN部包括在一个方向上延伸并且具有N型和P型中的一种导电型的阳极扩散区域(43)；具有N型和P型中的另一种导电型的衬底(41)；与阳极扩散区域(43)相对的具有上述一种导电型的控制极扩散区域(44)；在该控制极扩散区域(44)内与阳极扩散区域(43)相对形成并且具有上述另一种导电型的阴极扩散区域(45)。
双向光敏晶闸管芯片固态继电器

[发明专利]双向光控晶闸管芯片、光触发耦合器和固态继电器-CN201510130205.6有效
发明人：鞠山满;松本浩司;泽井敬一;铃木成次;一条尚生 -专利权人：夏普株式会社
申请日： 2015-03-24 - 公布日： 2017-10-10 - 主分类号： H01L27/144 文献下载
摘要：本发明提供具有横向结构的PNPN元件并且能够实现高电流化的双向光控晶闸管芯片、触发型耦合器和固态继电器。双向光控晶闸管芯片中，1个半导体芯片的表面上的第一光控晶闸管部(42a)和第二光控晶闸管部(42b)具有PNPN部，该PNPN部包括在一个方向延伸的阳极扩散区域(43)；衬底；控制极扩散区域(44)；和在控制极扩散区域(44)内形成的阴极扩散区域(45)，阳极扩散区域(43)和控制极扩散区域(44)的相互相对的两个侧边、以及阴极扩散区域(45)的与阳极扩散区域(43)相对的侧边(45a)中的至少任一个侧边的平面形状，形成为使从阳极扩散区域(43)向控制极扩散区域(44)和阴极扩散区域(45)供给的电流向一个方向的中央部的集中缓和的形状。
双向光控晶闸管芯片触发耦合器固态继电器

[发明专利]化合物半导体场效应晶体管-CN201580050470.1在审
发明人： 一条尚生 -专利权人：夏普株式会社
申请日： 2015-06-10 - 公布日： 2017-05-31 - 主分类号： H01L21/338 文献下载
摘要：在俯视图中栅极电极连接配线(85)定义大致矩形的区域(30)，该区域(30)包括栅极电极(13)的全部且具有长边和短边，将该栅极电极连接配线(85)与栅极电极焊盘(87)连接的上述栅极电极连接配线(85)中的连接部(88)位于上述大致矩形的上述区域(30)的上述长边侧。
化合物半导体场效应晶体管

[发明专利]双向光控晶体闸流管芯片、光触发耦合器和固态继电器-CN201410263931.0有效
发明人： 一条尚生;鞠山满 -专利权人：夏普株式会社
申请日： 2014-06-13 - 公布日： 2014-12-24 - 主分类号： H01L31/111 文献下载
摘要：本发明提供双向光控晶体闸流管芯片、光触发耦合器和固态继电器。在半导体芯片的表面具备第一光控晶体闸流管部和第二光控晶体闸流管部，各光控晶体闸流管部具有PNPN部，该PNPN部包括：一种导电类型的阳极扩散区域；另一种导电类型的衬底；一种导电类型的控制极扩散区域；和在该控制极扩散区域内形成的另一种导电类型的阴极扩散区域，切割面与控制极扩散区域的距离为400μm以下。这样，将在导通时在第一光控晶体闸流管部侧产生的少数载流子，在迁移之前回收到第一光控闸流管部侧的切割面。其结果，能够不形成肖特基势垒二极管或沟道分离区域，而大幅提高整流特性，能够抑制芯片面积的增大，用1个芯片进行光触发来控制负载。
双向光控晶体流管芯片触发耦合器固态继电器

[发明专利]半导体器件及其制造方法-CN201210337336.8有效
发明人： 一条尚生;A.阿丹;成濑一史;键泽笃 -专利权人：夏普株式会社
申请日： 2008-12-22 - 公布日： 2013-01-02 - 主分类号： H01L29/78 文献下载
摘要：提供一种半导体器件和其制造方法,该器件能以低成本制造，并且具有低导通电阻和高耐受电压。该半导体器件包括形成在P-型半导体衬底（1）上的N-型阱区(2)，形成在该阱区(2)内的P-型体区(3),形成在该体区(3)内的N-型源区(6),形成在该阱区(2)中与该体区(3)相距一段距离的N-型漏区(8),形成为重叠该体区(3)的一部分的栅绝缘膜(12),形成在该栅绝缘膜(12)上的栅电极(9)和与该体区（3）的底部接触并在该阱区（2）内沿平行于该半导体衬底（1）表面的方向延伸到该漏区（8）下方的区域的P-型掩埋扩散区(4)。
半导体器件及其制造方法

[发明专利]半导体设备及其制造方法-CN201110165559.6有效
发明人： 一条尚生;A.阿伯托;成濑一史 -专利权人：夏普株式会社
申请日： 2011-06-20 - 公布日： 2011-12-21 - 主分类号： H01L29/861 文献下载
摘要：本发明公开了半导体设备及其制造方法。根据本发明的半导体设备包括：形成在半导体层上的第二传导类型的第一扩散区；形成在第一扩散区中的第一传导类型的第二扩散区；形成在第二扩散区中的第二传导类型的第一高浓度扩散区和第一传导类型的第二高浓度扩散区；第一扩散区中的与第二扩散区分隔开给定距离的第二传导类型的第三高浓度扩散区；以及形成在第一高浓度扩散区和第三高浓度扩散区上方并且处于二者之间的栅极电极，其间插入有栅极绝缘膜，其中所述栅极电极被形成为与第一高浓度扩散区重叠，并且所述栅极电极在相同电位下与第一高浓度扩散区和第二高浓度扩散区电连接。
半导体设备及其制造方法

[发明专利]半导体装置及其制造方法-CN201010537539.2有效
发明人： 一条尚生;A·阿丹 -专利权人：夏普株式会社
申请日： 2010-11-05 - 公布日： 2011-05-25 - 主分类号： H01L29/78 文献下载
摘要：本发明实现一种能在不使导通电阻增大的情况下使高耐压化实现的半导体装置。在P型半导体衬底(1)内具备：P型体区(3)、相对于P型体区(3)在与衬底面平行的方向上离开形成的N型漂移区(5)、形成于N型漂移区内的由场氧化膜(11)分离的区域的比N型漂移区(5)浓度高的N型漏极区(8)、以及形成于P型体区(3)内的比N型漂移区(5)浓度高的N型源极区(6)。而且，以与P型体区(3)的一部分底面离散地连结并且分别在与衬底面平行的方向延伸、各前端达到漂移区(5)内的方式，形成有比N型漂移区(5)浓度高的P型埋入扩散区(4)。
半导体装置及其制造方法

1
2
下一页»
尾页
共 18 条