“长江存储科技有限责任公司”申请（专利权）人搜索_中国专利权人_发明人_技术持有人_科研专家_钻瓜专利网

钻瓜专利网为您找到相关结果4467个，建议您升级VIP下载更多相关专利

[发明专利]用于多腔室的温度控制系统以及温度控制方法-CN202210270038.5有效
发明人：陈浩;郑琨;熊佳瑜;张爽;朱熹 -专利权人： 长江存储科技有限责任公司
申请日： 2022-03-18 - 公布日： 2023-06-13 - 主分类号： G05D23/20 文献下载
摘要：本申请提供一种用于多腔室的温度控制系统以及温度控制方法，该温度控制系统包括：流体供应部，用于供应流体；多个腔室，用于通过所述流体对置于其中的半导体器件进行处理；至少一个第一温控单元，设置于多个腔室与流体供应部之间，并且用于将待导入各个腔室的流体控制为对应的工作温度；以及多个第二温控单元，设置于多个腔室的出口端，并且用于将导出各个腔室并待回流至流体供应部的流体控制为低于对应的工作温度的预设温度。
用于多腔室温度控制系统以及控制方法

[发明专利]半导体结构及其制作方法、存储器装置、存储器系统-CN202211095424.1在审
发明人：江力;吴佳佳;许宗珂;袁彬;徐伟 -专利权人： 长江存储科技有限责任公司
申请日： 2022-09-05 - 公布日： 2023-06-09 - 主分类号： H10B41/35 文献下载
摘要：本申请实施例提供了一种半导体结构及其制作方法、存储器装置、存储器系统，其中，所述半导体结构的制作方法包括：提供第一堆叠结构；第一堆叠结构包括若干交替堆叠设置的绝缘层和牺牲层，第一堆叠结构的至少一侧形成有第一阶梯结构，第一阶梯结构的每层阶梯的顶面为牺牲层；形成覆盖第一阶梯结构的增厚层，增厚层包括依次层叠设置的第一增厚层及第二增厚层；在每层阶梯上均形成贯穿部分第二增厚层的第一凹槽；基于第一凹槽，进一步形成贯穿第一增厚层和第二增厚层的第二凹槽；去除牺牲层及剩余的增厚层形成栅极及栅极增厚层，并在每层阶梯上均形成栅极接触；其中，第二凹槽使得相邻两层阶梯顶面上的栅极增厚层彼此电隔离。
半导体结构及其制作方法存储器装置系统

[发明专利]晶圆边缘保护层的形成方法、三维存储器及其制备方法-CN202010023662.6有效
发明人：马春龙;罗兴安 -专利权人： 长江存储科技有限责任公司
申请日： 2020-01-09 - 公布日： 2023-06-09 - 主分类号： H01L21/02 文献下载
摘要：本发明实施例公开了一种晶圆边缘保护层的形成方法、一种三维存储器的制备方法以及一种三维存储器；其中，所述晶圆边缘保护层的形成方法，包括：提供晶圆；在所述晶圆边缘处形成中间保护层，所述中间保护层通过第一工艺气体与暴露的晶圆材料发生化学反应而生成；在所述中间保护层上形成主保护层。
边缘保护层形成方法三维存储器及其制备

[发明专利]三维存储器及三维存储器的制备方法-CN202010264769.X有效
发明人：吴林春;郭海峰 -专利权人： 长江存储科技有限责任公司
申请日： 2020-04-07 - 公布日： 2023-06-09 - 主分类号： H10B41/27 文献下载
摘要：本发明属于存储设备技术领域，具体涉及一种三维存储器及三维存储器的制备方法。该三维存储器包括衬底、设置在衬底上方的堆栈结构，贯穿堆栈结构并延伸至衬底中的沟道结构；衬底与堆栈结构之间设置有衬底外延层；功能层上设置有缺口，暴露在缺口内的部分沟道层的侧壁上设置有导电半导体层；导电半导体层上设置有沟道外延层，沟道外延层与衬底外延层相连。本发明克服了相关技术中采用硅外延生长方法制备沟道层时，沟道层易被盐酸刻蚀而导致沟道断开的风险。
三维存储器制备方法

[发明专利]聚焦离子束样品清洁方法及装置-CN202111475885.7有效
发明人：王娅茹;李威 -专利权人： 长江存储科技有限责任公司
申请日： 2021-12-06 - 公布日： 2023-06-09 - 主分类号： B08B7/00 文献下载
摘要：本发明涉及半导体制造技术领域，尤其涉及一种聚焦离子束样品清洁方法及装置。所述聚焦离子束样品清洁方法包括如下步骤：倾斜一聚焦离子束样品，使得所述聚焦离子束样品朝向一离子束的传输路径、且所述聚焦离子束样品中待清洁的第一表面与所述传输路径平行；控制所述样聚焦离子束样品自转第一预设角度，使得所述第一表面朝向所述传输路径；驱动所述离子束沿所述传输路径射向所述第一表面，以清洁所述第一表面。本发明从而改善聚焦离子束样品的清洁效果，提高了聚焦离子束工艺制备的TME图片质量。
聚焦离子束样品清洁方法装置

[发明专利]三维存储器的形成方法-CN202010407263.X有效
发明人：黄波;薛磊;薛家倩;高庭庭;耿万波;刘小欣 -专利权人： 长江存储科技有限责任公司
申请日： 2020-05-14 - 公布日： 2023-06-09 - 主分类号： H10B43/27 文献下载
摘要：本发明提供的三维存储器的形成方法包括如下步骤：提供一衬底，所述衬底表面具有牺牲层、以及位于所述牺牲层表面的堆叠层，沟道孔贯穿所述堆叠层和所述牺牲层并延伸至所述衬底内，所述沟道孔内填充有电荷存储层和沟道层，所述堆叠层中还具有沿垂直于所述衬底的方向贯穿所述堆叠层并暴露所述牺牲层的沟槽；形成保护层于所述沟槽的侧壁表面，所述保护层相对于所述电荷存储层和所述牺牲层均具有刻蚀选择性；沿所述沟槽的底部选择性去除所述牺牲层和部分的所述电荷存储层；形成覆盖所述衬底表面和所述沟道层侧面的外延层。本发明在选择性去除牺牲层和电荷存储层的过程中，不会对堆叠层造成损伤，改善了三维存储器的电性能。
三维存储器形成方法

[发明专利]三维存储器及三维存储器制作方法-CN202310264737.3在审
发明人：李思晢;毛晓明 -专利权人： 长江存储科技有限责任公司
申请日： 2020-03-17 - 公布日： 2023-06-06 - 主分类号： H10B41/35 文献下载
摘要：本发明属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法。本发明旨在解决相关技术中沟道结构受力较大，容易造成沟道结构损坏的问题。该三维存储器包括衬底和堆叠结构；堆叠结构包括多个导电层和多个绝缘层；堆叠结构设置有多个沟道孔，沟道孔内设置有沟道结构；堆叠结构还设置有多个虚设孔，多个虚设孔位于各沟道孔之间，每个虚设孔的孔底与一个导电层接触；各虚设孔内均设置有连接线，连接线朝向衬底的一端与该连接线所在的虚设孔的孔底对应的导电层接合。如此设置，每一导电层均可以通过对应的连接线与外围器件连接；无需设置阶梯区，避免了因在阶梯区内填充绝缘填充物而导致的沟道结构受力，进而防止沟道结构损坏。
三维存储器制作方法

[发明专利]三维NAND存储器件结构及其制备方法-CN202010211757.0有效
发明人：徐伟;杨星梅;王健舻;吴继君;黄攀;周文斌;霍宗亮 -专利权人： 长江存储科技有限责任公司
申请日： 2020-03-24 - 公布日： 2023-06-06 - 主分类号： H10B43/35 文献下载
摘要：本发明提供一种三维NAND存储器件结构及其制备方法，该方法包括：在支撑基底上形成具有连通的沟道孔的第一及第二叠层结构；在沟道孔的表面上形成功能层、沟道层及填充电介质；形成栅极间隙；在栅极间隙中填充间隙绝缘层；去除支撑基底，并在第一叠层结构的背面形成第三叠层结构；刻蚀第三叠层结构，以形成第一刻蚀窗口，并基于第一刻蚀窗口去除第一沟道孔底部的功能层；在第一刻蚀窗口中填充沟道连接层。通过在沟道孔背面对应的位置上形成沟道连接层，避免了从沟道孔正面进行打孔工艺实现沟道连接层与沟道层的连接时，使上沟道孔与下沟道孔连接部位的功能层受损的风险；另外，形成沟道连接层的工艺复杂度低，易于控制且良率高。
三维 nand 存储器件结构及其制备方法

[发明专利]一种深孔形成方法以及三维存储器的形成方法-CN202110314877.8有效
发明人：杨事成;张莉;阙凤森;贺晓平;施生巍;李康;钟磊;陈冠桦 -专利权人： 长江存储科技有限责任公司
申请日： 2021-03-24 - 公布日： 2023-06-02 - 主分类号： H01L21/768 文献下载
摘要：本发明公开了一种深孔形成方法及三维存储器的形成方法，其中，深孔形成方法形成的堆叠层包括若干层交替排布的第一材料层和第二材料层，在交替排布的第一材料层和第二材料层中，至少有其中两层第一材料层的折射率不同，且折射率不同的第一材料层中，靠近基底的第一材料层的折射率小于远离基底的第一材料层的折射率，这使得在对堆叠成进行刻蚀以形成深孔的过程中，折射率较小的第一材料层的刻蚀速率高于折射率较大的第一材料层的刻蚀速率，弥补刻蚀过程中靠近衬底的刻蚀气体量较小的实际情况，使得刻蚀后靠近衬底的第一材料层的深孔宽度与远离衬底的第一材料层的深孔宽度趋于一致，进而优化堆栈结构深孔刻蚀后的深孔尺寸。
一种形成方法以及三维存储器

[发明专利]三维存储器件及其制造方法、以及三维存储器-CN202110330026.2有效
发明人：胡思平 -专利权人： 长江存储科技有限责任公司
申请日： 2021-03-27 - 公布日： 2023-06-02 - 主分类号： H10B43/20 文献下载
摘要：本发明提供一种三维存储器件及其制造方法、以及三维存储器。三维存储器件包括第一存储单元和依次堆叠于第一存储单元上的至少一个第二存储单元。每一存储单元包括第一组触点及堆叠设置且相互电连接的存储阵列器件和CMOS器件，第一组触点设于存储阵列器件背离CMOS器件的一侧并与CMOS器件电连接。第二存储单元还包括设于CMOS器件背离存储阵列器件的一侧并与CMOS器件电连接的第二组触点。第一存储单元的存储阵列器件与相邻的第二存储单元的CMOS器件接合，且第一存储单元的第一组触点与相邻的第二存储单元的第二组触点对应电连接。通过将至少两个存储单元堆叠设置，使得所述三维存储器件存储密度高，而且能提高空间利用率。
三维存储器件及其制造方法以及存储器

[发明专利]具有由粘合层连接的源极触点的三维存储器件及其形成方法-CN202110122506.X有效
发明人：夏正亮;黄攀;徐伟;严萍;霍宗亮;周文斌 -专利权人： 长江存储科技有限责任公司
申请日： 2019-08-30 - 公布日： 2023-06-02 - 主分类号： H10B43/35 文献下载
摘要：一种三维(3D)存储器件包括衬底之上的存储器堆叠层。存储器堆叠层包括交织的多个导体层和多个绝缘层。所述3D存储器件还包括在存储器堆叠层中竖直延伸的多个沟道结构。所述3D存储器件还包括在存储器堆叠层中延伸的源极结构。所述源极结构包括将该源极结构分成第一和第二区段的支撑结构。所述源极结构还包括粘合层。所述粘合层的至少一部分延伸穿过支撑结构并将第一和第二区段导电连接。
具有粘合连接触点三维存储器件及其形成方法

[发明专利]非易失性存储器及其操作方法-CN202180007611.7在审
发明人：向莉;史维华 -专利权人： 长江存储科技有限责任公司
申请日： 2021-09-29 - 公布日： 2023-05-30 - 主分类号： G11C16/26 文献下载
摘要：本申请公开了一种非易失性存储器以及非易失性存储器的操作方法，非易失性存储器包括多个存储单元以及与多个存储单元连接的未选择的字线，该方法包括：向未选择的字线施加以第一斜率升高的第一电压，以对未选择的字线进行充电；以及响应于第一电压升高至预定电压，停止向未选择的字线施加第一电压，其中，预定电压大于与未选择的字线连接的多个存储单元的导通电压。
非易失性存储器及其操作方法

[发明专利]一种存储器的操作方法、存储器及存储系统-CN202211080671.4在审
发明人：苗林 -专利权人： 长江存储科技有限责任公司
申请日： 2022-09-05 - 公布日： 2023-05-30 - 主分类号： G11C5/06 文献下载
摘要：本发明实施例提供一种存储器的操作方法、存储器及存储系统。其中，所述存储器包括：存储阵列以及与存储阵列耦合的外围电路，外围电路包括：多路选择开关单元组和缓存单元组，其中；所述多路选择开关单元组，电连接到所述缓存单元组，并且用于：响应于接收的第一使能信号，启动设定工作模式；在所述设定工作模式下，将接收的第一格式的数据按照第二格式存储在所述缓存单元组中，其中，所述第一格式的数据从所述存储阵列获得。
一种存储器操作方法存储系统

[发明专利]三维存储器及其制备方法-CN202211542608.8在审
发明人：王溢欢;肖亮;张明康;李倩 -专利权人： 长江存储科技有限责任公司
申请日： 2021-01-29 - 公布日： 2023-05-30 - 主分类号： H10B41/30 文献下载
摘要：本发明提供一种三维存储器及其制备方法。三维存储器的制备方法包括：提供晶圆结构，所述晶圆结构包括存储单元阵列，所述存储单元阵列包括第一衬底、第一绝缘层以及功能层，所述第一衬底包括第一表面以及与所述第一表面相对设置的第二表面，所述第一绝缘层形成在所述第一表面上，所述功能层形成在所述第二表面上；在所述第一绝缘层与所述第一衬底内形成接触孔，所述接触孔露出所述功能层；在所述接触孔内形成所述第一触点，所述第一触点与所述功能层平齐。本申请的三维存储器结构平整，三维存储器的良率较高。
三维存储器及其制备方法

[发明专利]存储器件及其编程操作-CN202210844769.6在审
发明人：梁轲;李跃平;侯春源 -专利权人： 长江存储科技有限责任公司
申请日： 2021-03-22 - 公布日： 2023-05-30 - 主分类号： G11C29/00 文献下载
摘要：在某一方面中，一种存储器件包括：具有多行存储单元的存储单元阵列；分别耦合至多行存储单元的字线；以及通过字线耦合至存储单元阵列的外围电路。外围电路被配置为使用第一编程电压对一行存储单元编程并且使用验证电压和小于该验证电压的采样电压对已编程的该行存储单元进行验证。外围电路还被配置为基于采样电压获得已编程的该行存储单元中的存储单元的第一数量。外围电路还被配置为基于存储单元的第一数量和采样电压预测已编程的该行存储单元中的未通过验证的存储单元的第二数量。
存储器件及其编程操作