专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果114个,建议您升级VIP下载更多相关专利
  • [发明专利]一种用于碳化硅器件的自对准方法-CN201510522447.X有效
  • 何钧;韩超;田红林;吴海雷;梁卫华;高怡瑞 - 泰科天润半导体科技(北京)有限公司
  • 2015-08-24 - 2018-09-11 - H01L21/04
  • 本发明公开一种用于碳化硅器件的自对准方法,包括如下步骤:在晶圆上制备裸露的沟道和沟槽;在沟槽的底部和侧壁以及沟道表面沉积一层第一介质层,且第一介质层的材质中含有干法刻蚀的终点检测指示元素;在第一介质层表面沉积一层第二介质层,以覆盖沟槽的底部和侧壁以及沟道表面;在对应沟槽处的第二介质层表面覆盖光刻胶,以填充沟槽内的空隙,使得光刻胶裸露的表面与对应沟道处的第二介质层表面齐平;采用干法刻蚀去除对应沟道处的第二介质层和第一介质层,使得沟道表面裸露;在裸露的沟道表面形成一层上表面金属电极。所述自对准方法能够避免在第一介质层表面沉积厚度较大的第二介质层;不受化学机械研磨方法或干法刻蚀的专门设备的限制。
  • 一种用于碳化硅器件对准方法
  • [发明专利]具有低关态损耗的SiC基超结IGBT的制作方法-CN201610587445.3在审
  • 申占伟;张峰;陈彤 - 泰科天润半导体科技(北京)有限公司
  • 2016-07-22 - 2016-10-12 - H01L21/331
  • 一种具有低关态损耗的SiC基超结IGBT的制作方法,所制作的SiC基超结IGBT具有低关态损耗,包括以下步骤:在SiC第二导电类型的衬底上外延生长第一导电类型的缓冲层;在缓冲层上形成呈横向交替性排列、含有第一导电类型的柱区和第二导电类型的柱区的漂移层;在漂移层上外延形成第二导电类型的体区层;通过离子注入或者外延生长在体区层上形成第一导电类型的源区,通过离子注入形成第二导电类型的基区;刻蚀SiC基片形成沟槽,沟槽的深度越过体区层而进入到柱区内;在沟槽中形成栅氧化层;在沟槽中形成栅电极;在源区和基区上形成源极金属接触,在SiC衬底的背面形成发射极金属接触,并形成欧姆接触;在栅电极和源极金属接触上淀积钝化层,并通孔金属互连。
  • 具有低关态损耗sic基超结igbt制作方法
  • [发明专利]用于碳化硅器件的对准标记及其制备方法-CN201510434277.X在审
  • 何钧;仇坤;苗青;张瑜洁;牛喜平 - 泰科天润半导体科技(北京)有限公司
  • 2015-07-22 - 2015-11-11 - H01L21/02
  • 本发明公开一种用于碳化硅器件的对准标记及其制备方法,该制备方法包括如下步骤:在碳化硅衬底表面形成图案化掩膜;借助上述图案化掩膜,对上述碳化硅衬底表面除对准标记区域之外的区域进行干法刻蚀以形成微掩模区,使得对准标记区域与微掩模区的亮度形成反差并由此构成对准标记。所述制备方法利用干法刻蚀在碳化硅衬底表面除对准标记区域之外的区域形成微掩模区,对准标记区域与微掩模区的亮度形成反差并由此构成对准标记,通过人工肉眼和图像识别设备都能够实现识别定位,从而能够减少误操作,降低返工率。此外,对准标记区域与微掩模区的亮度反差由碳化硅衬底材料本身的粗糙度形成,并未引入任何新的材料,因此不会引入污染。
  • 用于碳化硅器件对准标记及其制备方法
  • [发明专利]碳化硅沟槽型半导体器件及其制作方法-CN201310492586.3有效
  • 倪炜江;陈彤 - 泰科天润半导体科技(北京)有限公司
  • 2013-10-18 - 2014-02-26 - H01L29/10
  • 本发明涉及一种沟槽型半导体器件的制作方法。该方法包括在依次具有第一导电类型的基底、漂移层、沟道层的半导体衬底上淀积第一掩膜层和第二掩膜层,利用形成在第二掩膜层中的图形刻蚀沟道层形成沟槽;各向同性地在沟槽底部、沟道侧壁和第二掩膜层上淀积第三掩膜层;各向异性地刻蚀第三掩膜层,剩余沟道顶部的第一掩膜层和第二掩膜层以及沟道侧壁上的第三掩膜层;以所述剩余的第一掩膜层、第二掩膜层和第三掩膜层作为掩膜,对沟槽底部漂移层中暴露的区域进行离子注入,在漂移层中形成第二导电类型的离子注入区。去除第二掩膜层。选择性的在所述沟槽底部暴露的离子注入区上外延生长第二导电类型的外延层;去除剩余的第一掩膜层和第三掩膜层以暴露有源区结构,并形成电极层。
  • 碳化硅沟槽半导体器件及其制作方法
  • [实用新型]肖特基二极管-CN201320467664.X有效
  • 倪炜江 - 泰科天润半导体科技(北京)有限公司
  • 2013-08-01 - 2013-12-18 - H01L29/872
  • 本实用新型涉及一种肖特基二极管。该肖特基二极管包括:第一电极层,位于所述第一电极层上的第一导电类型的半导体衬底,位于所述半导体衬底上的第一导电类型的半导体外延层,形成在所述外延层中的多个密排的第二导电类型的圆形掺杂区,以及形成在所述外延层上且与所述掺杂区接触的第二电极层。该多个第二导电类型的圆形掺杂区的布置使得,在反向偏置电压下,由所述掺杂区形成的耗尽区覆盖外延层的整个表面。
  • 肖特基二极管
  • [发明专利]一种碳化硅沟槽型JFET的制作方法-CN201310187771.1有效
  • 倪炜江 - 泰科天润半导体科技(北京)有限公司
  • 2013-05-20 - 2013-10-16 - H01L21/337
  • 本发明公开了一种碳化硅沟槽型JFET的制作方法,该方法包括如下步骤:在SiC第一导电类型的衬底上依次外延生长第一导电类型的漂移层、沟道层和帽子层;在帽子层上淀积第一掩膜层并形成掩膜图形;以第一掩膜层作为掩膜,刻蚀帽子层和沟道层至漂移层形成沟槽;各向同性地淀积第二掩膜层;各向异性法地刻蚀去除沟槽底部和第一掩膜层上的第二掩膜层;对暴露的漂移层进行离子注入,在漂移层中形成第二导电类型的离子注入区以与漂移层形成pn二极管;去除剩余的掩膜层并淀积隔离层;用光刻的方法至少部分地去除帽子层和沟槽底部的隔离层;在衬底上,暴露的帽子层和暴露的离子注入区中形成欧姆接触。所述方法能够防止沟道因离子注入产生损伤和缺陷。
  • 一种碳化硅沟槽jfet制作方法

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top