|
|
钻瓜专利网为您找到相关结果 3852个，建议您 升级VIP下载更多相关专利
- [发明专利]半导体器件的制造方法及半导体器件结构-CN202010401235.7有效
-
许昭昭
-
上海华虹宏力半导体制造有限公司
-
2020-05-13
-
2023-08-18
-
H01L21/336
- 本发明涉及半导体器件的制造方法，涉及半导体制造工艺，深沟槽结构的位于P型外延层的部分的侧壁包括N型多晶硅层，至少部分位于深N阱区域内的浅沟槽内的深沟槽一侧的N型多晶硅层与N型埋层和深N阱接触，N型埋层通过彼此连接的N型多晶硅层、深N阱、N型阱、N型重掺杂区、接触孔及金属线引出，靠近P型阱侧的N型多晶硅层与P型重掺杂区分别通过接触孔与同一金属线连接，P型重掺杂区与P型阱、P型外延层及P型衬底连通，使靠近P型阱侧的N型多晶硅层与衬底形成短接，在N型埋层充分引出的情况下，大幅度缩短深N阱高温热推进的时间，降低成本，此外，热推进时间的缩短可以减少N型埋层的往上扩散，增加纵向耐压长度，提高纵向耐压。
- 半导体器件制造方法结构
- [发明专利]ESD结构-CN202010423952.X有效
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2020-05-19
-
2023-08-18
-
H01L27/02
- 本发明公开了一种ESD结构，该ESD结构基于SCR器件的优化，整体位于有由N型深阱和位于外延层中的N型埋层所构成的隔离结构中，将所述ESD结构与衬底进行隔离，SCR器件的N阱被N型深阱包围能调高击穿电压，在N型深阱的两侧再各自形成静电端P阱和接地端P阱。本结构的接地端P阱与静电端P阱的结构对称，静电端可以应用于正电压也可以应用于负电压，同时，可以通过设计不同的静电端P阱与N型深阱的间距来调节从接地端到静电端的击穿电压，通过设计不同的接地端P阱与N型深阱的间距来调节从静电端端到接地端端的击穿电压。
- esd结构
- [发明专利]三极管及其形成方法-CN202011039072.9有效
-
顾培楼
-
上海华虹宏力半导体制造有限公司
-
2020-09-28
-
2023-08-18
-
H01L29/735
- 本申请公开了一种三极管及其形成方法，该三极管包括：衬底，其中形成有集电区、发射区和基区；介质层，其形成于衬底上，介质层中形成有第一金属连线、第二金属连线和第三金属连线，第一金属连线的底端与集电区连接，第二金属连线的底端与发射区连接，第三金属连线的底端与基区连接；第二金属连线的特征尺寸小于第一金属连线，第二金属连线的特征尺寸小于第三金属连线，第二金属连线的特征尺寸小于0.18微米。本申请通过将三极管中与发射区连接的金属连线的特征尺寸降低至0.18微米以下，从而增加了发射区的发射效率，在不改变三极管的结构的基础上，提高了三极管的放大倍数。
- 三极管及其形成方法
- [发明专利]电压保护电路-CN202110817625.7有效
-
韦敏侠
-
上海华虹宏力半导体制造有限公司
-
2021-07-20
-
2023-08-18
-
H01L27/02
- 本发明公开了一种电压保护电路，包括由N个两端连接的PMOS串联而成PMOS串联结构；各PMOS的包括N阱、形成于N阱表面的栅极结构、形成于栅极结构的第一侧的源区和N阱接触区以及第二侧的漏区；在各PMOS的N阱的周侧环绕由P阱，在P阱的表面形成有P阱接触区；各N阱和邻近的P阱之间形成寄生二极管，第N级的PMOS的寄生二极管为第一寄生二极管，第一寄生二极管承受的电压最大；PMOS串联结构的耐压为各PMOS的耐压和；通过调节第一寄生二极管对应的N阱接触区和P阱接触区之间的第一间距调节第一寄生二极管的耐压，且保证第一寄生二极管的耐压大于PMOS串联结构的耐压。本发明能确保寄生二极管的耐压大于PMOS串联结构的耐压，使电压保护电路的耐压能由PMOS串联结构确定。
- 电压保护电路
- [发明专利]MOSFET的制作方法-CN202110856773.X有效
-
武迪;朱熹
-
上海华虹宏力半导体制造有限公司
-
2021-07-28
-
2023-08-18
-
H01L21/336
- 本申请公开了一种MOSFET的制作方法，包括：提供一衬底，衬底中形成有阱掺杂区，衬底包括第一区域和第二区域，第二区域位于第一区域的外周侧，第一区域的衬底和阱掺杂区中形成有第一沟槽，第二区域的衬底和阱掺杂区中形成有第二沟槽和第三沟槽，第三沟槽的宽度大于第一沟槽和第二沟槽；形成多层膜，多层膜从下至上依次包括第一氧化层、氮化层和第二氧化层；去除第二区域的多层膜和第一区域的第二氧化层；在第二区域形成场氧层；去除第一区域的氮化层和第一氧化层；在第一区域形成栅氧层，栅氧层和场氧层的厚度不同；进行离子注入，在第一沟槽的两侧的阱掺杂区中形成重掺杂区；在第一沟槽、第二沟槽和第三沟槽中填充多晶硅层。
- mosfet制作方法
- [发明专利]ESD保护的栅极接地MOS结构-CN201911125437.7有效
-
邓樟鹏
-
上海华虹宏力半导体制造有限公司
-
2019-11-18
-
2023-08-18
-
H01L27/02
- 本申请涉及一种半导体集成电路器件，具体涉及一种静电释放(Electro Static Discharge，ESD)保护的栅极接地NMOS管结构。ESD保护的栅极接地MOS结构，包括第一导电类型阱区和第二导电类型阱区，第二导电类型阱区环绕在第一导电类型阱区外侧；第一导电类型阱区中形成第二导电类型扩散区，和环绕第二导电类型扩散区的第一导电类型阱环区；第二导电类型扩散区中形成多个第二导电类型注入区，多个第二导电类型注入区间隔排布，相邻两个第二导电类型注入区的间隔上形成栅极，栅极接地；第二导电类型阱区中设有第二导电类型注入区。通过多指状MOS管和双层保护环能够对输入输出端和电源端同时进行静电保护。
- esd保护栅极接地mos结构
- [发明专利]差分正交输出低噪声放大器-CN202010385254.5有效
-
戴若凡
-
上海华虹宏力半导体制造有限公司
-
2020-05-09
-
2023-08-18
-
H03F1/26
- 本发明涉及差分正交输出低噪声放大器，通过引入LC网络，使LC网络中的谐振电感与NMOS管Min的漏极D与NMOS管Mo的源极S的共节点的寄生电容进行阻抗谐振，为该共节点提供噪声电流至地低阻优先通路，减弱噪声输出，包括第一耦合器和第二耦合器形成的差分正交输出单元，能够减小阻性损耗及无源阻性噪声，在第一耦合器和第二耦合器的隔离端口增加可调电阻单元，以补偿例如由于单端‑差分转换器工艺失配及跳线与版图不对称产生相位不平衡而引起的正交输出相位失衡的问题，以提供稳定的正交输出，从而提升差分正交输出低噪声放大器的噪声及相位性能，改善系统射频性能。
- 正交输出低噪声放大器
- [发明专利]电平转换器-CN201911000260.8有效
-
曹亚历;邵博闻
-
上海华虹宏力半导体制造有限公司
-
2019-10-21
-
2023-08-18
-
H03K19/0185
- 本申请涉及数字集成电路技术领域，具体涉及一种电平转换器，包括：逻辑运算电路、电平转换电路、下电自保持电路和输出电路；逻辑运算电路用于对输入信号进行逻辑运算，并输出控制信号给电平转换电路；电平转换电路用于根据所接收到的控制信号输出电平转换信号；下电自保持电路，下电自保持电路连接在电平转换电路和输出电路之间，用于根据下电信号控制电平转换信号自保持输出。本申请通过逻辑运算电路使得满足特定逻辑关系的输入信号能够控制电平转换电路进行高低电平转换，转换后的电平转换信号经过下电自保持电路，即使电路发出下电信号，电平转换信号仍能够自保持输出，记忆下电前电平转换器的输出电平。
- 电平转换器
- [发明专利]提高闪存耐擦写能力的装置和方法-CN202310637317.5在审
-
杨光军
-
上海华虹宏力半导体制造有限公司
-
2023-05-31
-
2023-08-15
-
G11C16/14
- 本发明公开了一种提高闪存耐擦写能力的装置，存储单元都采用分离栅浮栅器件，由字线栅介质层和字线栅叠加而成的第二栅极结构位于具有浮栅的第一栅极结构之间，第二栅极结构由字线栅介质层和字线栅叠加而成。提高闪存耐擦写能力的装置包括：字线编程电压产生电路，存储区域，修整信号产生电路和控制装置。控制装置，用于实现：编程时，读取循环次数；修整信号产生电路根据循环次数形成修整信号；字线编程电压产生电路根据修整信号输出字线编程电压，采用字线编程电压进行编程，循环次数越多，字线编程电压也越大。本发明还公开了一种提高闪存耐擦写能力的方法。本发明能补偿擦写次数对编程深度的影响，能提高耐擦写能力。
- 提高闪存擦写能力装置方法
- [发明专利]闪存及其编程电压控制方法-CN202310637353.1在审
-
杨光军
-
上海华虹宏力半导体制造有限公司
-
2023-05-31
-
2023-08-15
-
G11C16/10
- 本发明公开了一种闪存，同一列的各存储单元并联在两根相邻位线之间。对选定存储位进行编程操作时设置有如下三个阶段：第一编程阶段，用于实现第一次编程，靠近选定存储位的第一位线的位线编程电压设置为第一正电压。第二验证阶段，用于进行验证。第三编程阶段，用于实现第二次编程，位线编程电压设置为第二正电压。第三编程阶段在验证结果不正常时进行，第一正电压小于第二正电压；第一正电压满足对阵列结构中第一部分的存储单元的编程需要，第二正电压满足对剩余的第二部分的存储单元的编程需要。第二部分的数量小于第一部分的数量。本发明还公开了一种闪存的编程电压控制方法。本发明能在保持编程效率的条件下降低或消除编程干扰。
- 闪存及其编程电压控制方法
|
