“H01L21/337”专利分类搜索_专利查询_文献下载_出售_求购_买卖_交易

钻瓜专利网为您找到相关结果71个，建议您升级VIP下载更多相关专利

[发明专利]结型场效应晶体管及其制造方法-CN201110459177.4有效
发明人：三重野文健 -专利权人：中芯国际集成电路制造（北京）有限公司
申请日： 2011-12-31 - 公布日： 2013-07-03 - 主分类号： H01L21/337 文献下载
摘要：本发明涉及一种结型场效应晶体管(JFET)及其制造方法。根据本发明的制造结型场效应晶体管的方法包括：在第一导电类型的半导体衬底上形成伪栅；在所述半导体衬底的在所述伪栅的两侧的区域中形成源极区和漏极区；在所述半导体衬底上形成绝缘体层，所述绝缘体层不覆盖所述伪栅；去除所述伪栅，从而在所述绝缘体层中留下开口；以及在所述开口中自下而上依次形成第二导电类型的第一半导体层、第一导电类型的第二半导体层和金属栅极。通过使用根据本发明的制造方法，能够实现c-JFET与CMOS的后栅极工艺的完美的匹配。
场效应晶体管及其制造方法

[发明专利]高压结型场效应管的结构及制造方法-CN201110344301.2有效
发明人：宁开明;董科 -专利权人：上海华虹NEC电子有限公司
申请日： 2011-11-04 - 公布日： 2013-05-08 - 主分类号： H01L21/337 文献下载
摘要：本发明公开了一种高压结型场效应管的结构及制造方法，具第一导电类型的硅衬底上形成具有第二导电类型的阱区，阱区内具有漂移区和体区，漂移区耐高压，体区是结型场效应管的沟道区；漂移区内形成具第一导电类型的反型层，反型层一端上有隔离结构，沟道区外侧形成具第一导电类型的栅极区，漂移区形成漏极引出端，沟道区形成源极引出端，栅极区形成栅极引出端，衬底区形成衬底引出端，漏极引出端和源极引出端为第二导电类型，栅极引出端和衬底引出端为第一导电类型；沟道区先采用光刻形成至少两条支路沟道，再通过离子注入及推进连接多条支路形成一个沟道。本发明使沟道的有效杂质浓度降低，沟道更易耗尽，夹断电压降低，可得到不同夹断电压的器件。
高压场效应结构制造方法

[发明专利]碳化硅半导体器件及其制造方法-CN201180011867.1无效
发明人：伊藤里美;原田真;玄番润;藤川一洋 -专利权人：住友电气工业株式会社
申请日： 2011-10-19 - 公布日： 2012-11-14 - 主分类号： H01L21/337 文献下载
摘要：缓冲层（31）设置在衬底（30）上，由包含杂质的碳化硅制成，并且具有大于1μm且小于7μm的厚度。漂移层（32）设置在缓冲层（31）上，并且由具有比缓冲层（31）的杂质浓度小的杂质浓度的碳化硅制成。以此方式，能够提供一种包括具有所期望的杂质浓度和高结晶性的漂移层（32）的碳化硅半导体器件。
碳化硅半导体器件及其制造方法

[发明专利]碳化硅半导体器件-CN201180010116.8无效
发明人：藤川一洋 -专利权人：住友电气工业株式会社
申请日： 2011-07-14 - 公布日： 2012-11-07 - 主分类号： H01L21/337 文献下载
摘要：提供了一种碳化硅半导体器件，其具有比常规碳化硅半导体器件更低的导通电阻和更高的击穿电压。根据本发明的JFET（10）包括：n型衬底（11）、p型层（2，12）、n型层（13）、源极区（15）、漏极区（17）和栅极区（16）。n型衬底（11）由碳化硅（SiC）制成，并且具有相对于{0001}面具有不小于32°的偏离角的主表面。p型层（2，12）形成在n型衬底（11）的主表面（11A）上，并且具有p型导电性。n型层（13）形成在p型层（2，12）上，并且具有n型导电性。源极区（15）和漏极区（17）形成在n型层（13）中，其间插入有间隔，并且具有n型导电性。栅极区（16）形成在源极区（15）和漏极区（17）之间的区域上的n型层（13）中，并且具有p型导电性。
碳化硅半导体器件

[发明专利]场效应晶体管-CN201080033086.8无效
发明人：藤川一洋 -专利权人：住友电气工业株式会社
申请日： 2010-10-20 - 公布日： 2012-05-23 - 主分类号： H01L21/337 文献下载
摘要：本发明提供了一种提高了开关速度并且减少工作失效的横向场效应晶体管。具体地，栅布线(43)包括基底部(44)、从基底(44)部突出的多个指状部(45)和分别连接相邻的指状部(45)的前端部(46)的连接部(47)。栅布线(43)的指状部(45)分别布置在源布线(23)的指状部(25)和漏布线(33)的指状部(35)之间。栅布线(43)的基底部(44)布置在源布线(23)的基底部(24)和漏布线(33)的指状部(35)之间并且与源布线(23)的指状部(25)交错，并且绝缘膜插入其间。
场效应晶体管

[发明专利]半导体器件-CN201080020501.6无效
发明人：藤川一洋;原田真;西口太郎;佐佐木信;并川靖生;藤原伸介 -专利权人：住友电气工业株式会社
申请日： 2010-04-27 - 公布日： 2012-04-18 - 主分类号： H01L21/337 文献下载
摘要：一种JFET(100)，该JFET是用于使能制造成本降低的半导体器件，该JFET包括：碳化硅衬底(1)；有源层(8)，其由单晶碳化硅制成并且设置在所述碳化硅衬底(1)的一个主表面上；源电极(92)，其设置在所述有源层(8)上；以及漏电极(93)，其形成在所述有源层(8)上并且与所述源电极(92)分隔开。所述碳化硅衬底(1)包括：基底层(10)，其由单晶碳化硅制成，以及SiC层(20)，其由单晶碳化硅制成并且设置在所述基底层(10)上。所述SiC层(20)具有的缺陷密度小于所述基底层(10)的缺陷密度。
半导体器件

[发明专利]具有改进栅极特性的增强型氮化镓晶体管-CN201080015436.8无效
发明人：亚力山大·利道;罗伯特·比奇;阿兰娜·纳卡塔;曹建军;赵广元 -专利权人：宜普电源转换公司
申请日： 2010-04-07 - 公布日： 2012-03-21 - 主分类号： H01L21/337 文献下载
摘要：一种增强型GaN晶体管，具有避免电介质失效的厚度的栅极pGaN结构。在一个实施例中，该厚度在400埃到900埃的范围内。在一个优选实施例中，该厚度为600埃。
具有改进栅极特性增强氮化晶体管

[发明专利]横向结型场效应晶体管-CN201080014956.7无效
发明人：藤川一洋;原田真;并川靖生 -专利权人：住友电气工业株式会社
申请日： 2010-03-26 - 公布日： 2012-03-14 - 主分类号： H01L21/337 文献下载
摘要：本发明可以提供一种能够防止漏电流的发生并实现足够的耐压的横向结型场效应晶体管。在根据本发明的横向JFET(10)中，缓冲层(11)位于SiC衬底(1)的主表面上并且包含p型杂质。沟道层(12)位于缓冲层(11)上并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的n型杂质。n型的源极区(15)和漏极区(16)被形成为在沟道层(12)的表面层中彼此间隔开，并且p型的栅极区(17)位于沟道层(12)的表面层中且在源极区(15)与漏极区(16)之间。阻挡区(13)位于沟道层(12)与缓冲层(11)之间的边界区中且在位于栅极区(17)下方的区域中，并且包含浓度比缓冲层(11)中的p型杂质的浓度更高的p型杂质。
横向场效应晶体管

[发明专利]半导体装置及其制造方法-CN200980156596.1无效
发明人：引田正洋;田中健一郎;上田哲三 -专利权人：松下电器产业株式会社
申请日： 2009-12-15 - 公布日： 2012-01-11 - 主分类号： H01L21/337 文献下载
摘要：本发明提供一种半导体装置及其制造方法，在半导体装置的制造方法中，首先在基板(101)上依次外延生长第1氮化物半导体层(103)、第2氮化物半导体层(104)和p型第3半导体层(105)。然后，选择性地除去第3半导体层(105)。接着，在第2氮化物半导体层(104)上外延生长第4氮化物半导体层(106)。然后，在第3半导体层(105)上形成栅电极。
半导体装置及其制造方法

[发明专利]形成铝掺杂碳氮化物栅电极的方法-CN200980133509.0有效
发明人：长谷川利夫;格利特·J·莱乌辛克 -专利权人：东京毅力科创株式会社
申请日： 2009-08-22 - 公布日： 2011-07-20 - 主分类号： H01L21/337 文献下载
摘要：本申请描述了一种用于形成用于半导体器件的铝掺杂金属(钽或者钛)氮化碳栅电极的方法。该方法包括提供其上包含电介质层的衬底，并且在没有等离子体的情况下在电介质层上形成栅电极。通过沉积金属氮化碳膜并且将铝前驱物的原子层吸附在金属氮化碳膜上来形成栅极。沉积和吸附的步骤可以重复期望的次数，直到铝掺杂金属氮化碳栅电极具有期望的厚度。
形成掺杂氮化物电极方法

[发明专利]半导体器件及其制造方法-CN200980107202.3有效
发明人：藤川一洋;玉祖秀人;原田真;并川靖生 -专利权人：住友电气工业株式会社
申请日： 2009-12-11 - 公布日： 2011-01-26 - 主分类号： H01L21/337 文献下载
摘要：JFET(1)是一种通过使用SiC作为材料允许特性本来可获得的更可靠实现的半导体器件，并且包括由碳化硅制成的具有至少上表面(14A)的晶片(10)，以及在上表面(14A)上形成的栅极接触电极(21)。晶片(10)包括被形成为包括上表面(14A)的用作离子注入区的第一p型区(16)。第一p型区(16)包括设置为包括上表面(14A)的基区(16A)和突出区(16B)。基区(16A)具有在沿着上表面(14A)的方向上比突出区(16B)的宽度(w2)大的宽度(w1)。栅极接触电极(21)被设置成与第一p型区(16)接触，使得从平面图观察时栅极接触电极(21)全部位于第一p型区(16)上。
半导体器件及其制造方法

[发明专利]0.5微米垂直JFET工艺-CN200910049076.2无效
发明人：刘启星;汪大祥;孔天午 -专利权人：上海先进半导体制造股份有限公司
申请日： 2009-04-09 - 公布日： 2010-10-13 - 主分类号： H01L21/337 文献下载
摘要：本发明揭示了一种0.5微米垂直JFET工艺，在衬底上生长外延层后，在需要进行掺杂的区域开槽，在槽中进行掺杂注入，掺杂注入与沉底及外延层相反类型的材料。用本发明的技术方案，通过开槽大大减小了横向扩散的现象，从而减小器件尺寸，最小关键尺寸可以小至0.5μm，提高了芯片的集成度，同时，通过开槽可以使填充物的掺杂浓度更加均匀，以保证器件良好性能。
0.5 微米垂直 jfet 工艺

[发明专利]横向结型场效应晶体管-CN200780032993.9无效
发明人：增田健良;并川靖生 -专利权人：住友电气工业株式会社
申请日： 2007-09-21 - 公布日： 2009-08-19 - 主分类号： H01L21/337 文献下载
摘要：在p^-外延层(3)上，依次形成n型外延层(4)和栅极区域(5)。栅极电极(12a)电连接至栅极区域(5)，并且源极电极(12b)和漏极电极(12c)用夹在它们之间的栅极电极(12a)而彼此分隔开。控制电极(12d)用于给p^-外延层(3)施加使p^-外延层(3)和n型外延层(4)在截止操作时处于反向偏置状态的电压。
横向场效应晶体管

[发明专利]具有在绝缘体上硅或体硅中构建的背栅极的结场效应晶体管-CN200780029842.8无效
发明人：玛杜胡卡·沃拉 -专利权人：帝斯曼方案公司
申请日： 2007-08-09 - 公布日： 2009-08-05 - 主分类号： H01L21/337 文献下载
摘要：通过故意将沟道-阱PN结与栅极区域短路，实现了一种没有用于背栅极的表面接触的结场效应晶体管，该晶体管实现了沟道中的两倍跨导并且具有更高的切换速度。这是通过以下方式实现的：故意刻蚀掉至少栅极区域中有源区外部的场氧化物，以便暴露出有源区的侧壁，向下直到与阱形成电接触的掩埋栅极或沟道-阱PN结。然后在沟槽中沉积多晶硅并进行重掺杂，并且使用退火步骤来将杂质驱动到沟道区域的顶部和侧壁，从而产生“包绕”栅极区域，该“包绕”栅极区域沿沟道区域的侧壁向下到达沟道-阱PN结。这使得被施加到栅极端子的偏置也被施加到阱，从而利用围绕栅极-沟道PN结和沟道-阱PN结两者的耗尽区域对沟道跨导进行调制。
具有绝缘体或体构建栅极场效应晶体管

[发明专利]硅材料高频低功耗功率结型场效应晶体管(JFET)制造方法-CN200810101466.5无效
发明人：亢宝位;吴郁;田波;单建安 -专利权人：北京工业大学
申请日： 2008-03-07 - 公布日： 2008-08-20 - 主分类号： H01L21/337 文献下载
摘要：硅材料高频低功耗功率结型场效应晶体管(JFET)制造方法，能够在沟槽栅、表面栅和隐埋栅型功率JFET结构中栅极区的下方形成隐埋的局域绝缘层。其技术方案是：将SOI工艺中的SIMOX或SIMNI技术思路以局域化的方式用于纵向导电的功率器件，在制造功率JFET的常规工艺流程中，通过安排绝缘阻挡层生长、栅极区掺杂窗口刻蚀、离子注入和高温退火等四个工艺步骤，来实现隐埋局域绝缘层。本发明与常规工艺流程有很好的工艺兼容性，工艺简单，可控性强，适用范围广，有利于实现低成本和高成品率，制造出性能更优的高频低功耗功率JFET。
材料高频功耗功率场效应晶体管 jfet 制造方法