[发明专利]芯片堆叠结构及管芯堆叠结构的制造方法

说明书

本发明公开一种芯片堆叠结构及管芯堆叠结构的制造方法。该芯片堆叠结构包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触第二焊垫。本发明的芯片堆叠结构及管芯堆叠结构的制造方法的制作工艺简单且具有高制作工艺良率。

本申请是中国发明专利申请(申请号：201710600400.X，申请日：2017年07月21日，发明名称：芯片堆叠结构及管芯堆叠结构的制造方法)的分案申请。

技术领域

本发明涉及一种半导体结构及其制造方法，且特别是涉及一种芯片堆叠结构及管芯堆叠结构的制造方法。

背景技术

随着电子制造技术的发展，越来越多的电子产品以可携性、高功能性以及轻薄短小为发展目标，致使其所搭配的芯片的功能性及其所包含的电路装置也势必会越来越多且越来越复杂。在此需求下，三维集成电路(three dimension integrated circuit,3D IC)的设计逐渐受到重视。

然而，三维集成电路除了需要面对晶片薄型化、芯片堆叠等相关技术层面的问题外，集成电路的前段与后段制作工艺也出现了隐藏于制造细节上的问题，其高成本与低良率产量为此项技术的主要问题。因此，如何降低三维集成电路的制造成本并提升其制作工艺良率，实为目前研发人员亟欲解决的议题之一。

发明内容

本发明提供一种芯片堆叠结构及管芯堆叠结构的制造方法，其制作工艺简单且具有高制作工艺良率。

本发明的一实施例提供一种芯片堆叠结构，其包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触第二焊垫。

在本发明一实施例中，第一接触导体未覆盖第一衬底的第二表面。

在本发明的一实施例中，还包括承载板，其位于第一芯片的下方。

在本发明一实施例中，承载板包括承载芯片，且第一芯片的第一焊垫连接至承载芯片的焊垫。

在本发明一实施例中，承载芯片的厚度大于第一芯片的厚度。

在本发明一实施例中，还包括介电层，其位于第一芯片和第二芯片之间。

在本发明一实施例中，第二芯片的主动面朝向第一芯片的背面。

本发明的另一实施例提供一种芯片堆叠结构，其包括第一芯片和第二芯片。第二芯片位于第一芯片上。第一芯片包括第一衬底、第一内连线结构、第一焊垫和第一接触导体。第一内连线结构位于第一衬底的第一表面上。第一焊垫位于第一内连线结构上。第一接触导体位于第一衬底中，且暴露于第一衬底的相对于第一表面的第二表面。第二芯片包括第二衬底、第二内连线结构、第二焊垫和第二接触导体。第二内连线结构位于第二衬底上。第二焊垫位于第二内连线结构上。第二接触导体位于第二衬底中，其中第一接触导体直接实体接触于第二焊垫，第一接触导体具有宽度A，第二焊垫具有宽度B，且5≤B/A。

在本发明一实施例中，第一接触导体未覆盖第一衬底的所述第二表面。

在本发明一实施例中，还包括承载板，其位于第一芯片的下方。