[发明专利]半导体存储器装置在审
申请号: | 202010147001.4 | 申请日: | 2020-03-05 |
公开(公告)号: | CN112530482A | 公开(公告)日: | 2021-03-19 |
发明(设计)人: | 安彦尚文 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | G11C7/18 | 分类号: | G11C7/18;G11C7/12;G11C7/10 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 张世俊 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
1.一种半导体存储器装置,其包括:
第一存储块;
第二存储块,其与所述第一存储块一起沿第一方向布置;
第一位线,其在所述第一方向上延伸,且包含第一部分和第二部分,通过所述第一部分,所述第一存储块连接到所述第一位线,且通过所述第二部分,所述第二存储块连接到所述第一位线;
第一感测放大器,其连接到所述第一位线;
第一布线,其在与所述第一方向相交的第二方向上延伸,且在与所述第一方向和所述第二方向相交的第三方向上看时,与所述第一位线的所述第二部分重叠;以及
控制器,其在读取操作期间,将第一电压施加到所述第一位线,且将第二电压施加到所述第一布线;
其中,所述第一感测放大器与所述第一部分之间的第一距离短于所述第一感测放大器与所述第二部分之间的第二距离。
2.根据权利要求1所述的半导体存储器装置,其中所述第一存储块和所述第二存储块包含
半导体衬底上的多个晶体管,其在与所述第一方向相交的第三方向上,安置在与所述存储块不同的位置,
布线层,其安置于所述第一位线上方,且包含所述第一布线和多个第二布线,以及
多个触点,其在所述第三方向上延伸,且连接所述多个晶体管的至少一部分与所述第二布线的至少一部分。
3.根据权利要求2所述的半导体存储器装置,其中所述第一布线在所述第一方向上的宽度大于或等于所述第二布线在所述第一方向上的宽度。
4.根据权利要求2所述的半导体存储器装置,其中所述第一布线在所述第一方向上的宽度大于在所述第二方向上邻近的两个位线之间的距离,所述两个位线在所述第二方向上在所述多个触点中的一者的任一侧上。
5.根据权利要求2所述的半导体存储器装置,其中所述多个存储块包含布置在所述第二方向上的多个存储器单元阵列区,以及提供于所述多个存储器单元阵列区之间的包含不连接到所述第一布线的所述多个触点的多个接触区。
6.根据权利要求2所述的半导体存储器装置,其中
所述多个存储块包含布置在所述第二方向上的多个存储器单元阵列区,以及包含所述多个触点的多个接触区,且
连接到所述第一布线的所述触点的数目小于布置在所述第二方向上的所述接触区的数目。
7.根据权利要求1所述的半导体存储器装置,其中所述第一布线包含布置在所述第二方向上的多个第一部分,且在沿所述第三方向看时,与位线重叠;以及连接到所述第一部分中在所述第二方向上邻近的两者的多个第二部分。
8.根据权利要求7所述的半导体存储器装置,其中所述多个第一部分在所述第一方向上的宽度大于所述多个第二部分在所述第一方向上的宽度。
9.根据权利要求7所述的半导体存储器装置,其中所述多个第二部分包含至少一个狭缝。
10.一种半导体存储器装置,其包括:
多个存储块,其包含布置在第一方向上的第一和第二存储块;
多个位线,其在所述第一方向上延伸,且布置在与所述第一方向相交的第二方向上;
外围电路,其连接到所述多个位线在所述第一方向上的一端;以及
第一布线,其在所述第二方向上延伸;当沿与所述第一和第二方向相交的第三方向看时,与所述多个位线在所述第一方向上的另一端重叠;当对所述存储器单元中的任一者执行数据读取操作时,向其施加预定电压。
11.根据权利要求10所述的半导体存储器装置,其中所述多个存储块包含
半导体衬底上的多个晶体管,其在与所述第一方向相交的第三方向上,安置在与所述存储块不同的位置,
布线层,其提供于所述多个晶体管相对于所述多个存储块的相对侧上,且包含所述第一布线,以及
多个触点,其在所述第三方向上延伸,且连接所述半导体衬底上所提供的所述多个晶体管的至少一部分与所述布线层中的布线的至少一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010147001.4/1.html,转载请声明来源钻瓜专利网。