[发明专利]一种SiC高压功率器件结终端的制备方法

说明书

本发明公开了一种SiC高压功率器件结终端的制备方法。首先，根据不同等级的阻断电压需求确定台阶级数（2ⁿ级）并进行掩膜版图形结构设计；然后在SiC样片上通过多次台阶制备工艺（包括制备硬掩膜层、刻蚀台阶区域、去除氧化硅硬掩膜层）形成多级台阶结构，最终经过n+1次台阶刻蚀形成2ⁿ级台阶；本发明对于制作多级台阶的SiC高压功率器件结终端，只需要进行极少次数的台阶刻蚀即可完成制备；因此，该方法能实现多级台阶进而极大提高SiC高压功率器件阻断电压同时，并且能极大地效简化多台阶结终端制备工艺，因而在SiC高压功率器件中有着极大的应用前景。

技术领域

本发明属于超大规模集成电路（ULSI）工艺制造技术领域，具体涉及一种SiC基高压功率器件结终端的制备方法。

背景技术

功率半导体器件以承受高电压、大电流和耐高温为其基本特点，这就要求其制造材料具有较宽的禁带、较高的临界雪崩击穿电场强度和较高的热导率。碳化硅相比于传统的硅材料以其全面占优的物理特性(高击穿电场强度，优越热稳定性，高载流子饱和漂移速度以及高热导率)，使其在高温、高频、大功率以及抗辐照等方面的应用领域倍受青睐，是实现高压大功率器件的理想材料，也成为现代功率器件的主流发展方向之一。

功率器件向更高电压方向的发展在理论上受限于雪崩击穿现象，其与器件结构内部的电场分布密切有关，功率器件的漂移层越厚、掺杂浓度越低，能实现的阻断电压就越高。而在实际的SiC功率器件中，由于SiC材料缺陷等问题，SiC功率器件材料生长过程中漂移层的厚度并不能生长太厚。另一方面，在SiC功率器件中由于结的不连续，在结的边、角存在曲率，导致表面电力线密集，结的外边电场强度比体内高导致器件发生提前击穿。这种效应严重影响了功率器件的阻断特性。对于SiC高压功率器件，结终端扩展技术是缓解结外边沿电场集中效应、提高器件击穿电压有效手段，具有工艺实现简单、对结深要求低、提高击穿电压效率高，且占用器件面积小等优点。

结终端技术是通过缓解结外边沿电场集中效应从而提高器件击穿电压，根据结构的不同可以分为边缘延伸结构与刻蚀台阶结构，主要包括场限环结构、金属场板结构以及JTE技术。其中，场限环结构虽然具有工艺简单的优点，然而它对界面电荷非常敏感，且对结深的精确控制提出严格要求。场板终端是用于器件边缘终端的传统技术，高场是由金属场板下的氧化层来支撑，然而，在SiC器件中，在阻断状态的电场可能非常高，高的氧化场可能导致长期的可靠性问题。JTE技术由Temple于1977年在IEEE Transactions on ElectronDevices上提出，可通过选择性增加结内电荷形成结终端扩展区从而改变缓解电场集中效应，其实现方法包括离子注入和台阶刻蚀的方法。相比于离子注入方法，台阶刻蚀方法工艺更为简单，效率高，而且避免了高温退火引入的缺陷损伤和表面变粗糙等问题，因此，大于10 kV的SiC器件一般多采用刻蚀型JTE结构。

对于刻蚀型JTE技术，电荷分布梯度越平缓，对缓解外沿电场集中效应越显著，功率器件的阻断电压的提升越明显，这就需要制备多达数十级台阶以实现高阻断电压。但是如果按每步刻蚀工艺制备一级台阶的方式制备多级台阶，这将极大地增加器件制备的复杂度和制作成本，同时多达数十次的刻蚀将极大降低器件的可靠性和重复性。因此，本发明针对上述问题提出了一种制备多级刻蚀台阶JTE结构的工艺制备方法，该方法能在实现多级刻蚀台阶JTE结构的同时，并不增加器件制备工艺的复杂度，在高压功率器件中具有非常显著的应用前景。

发明内容

针对上述SiC高压功率器件结终端存在的问题，本发明提出了一种SiC高压功率器件结终端的制备方法，该方法在实现多级台阶刻蚀的同时，并有效简化结终端制备的工艺技术，最终达到极大地提高SiC高压功率器件阻断电压的目的。

本发明的技术方案如下：

一种SiC高压功率器件结终端的制备方法，其特征在于制备步骤如下：