[发明专利]沟槽肖特基终端区沟槽刻蚀方法及沟槽肖特基制备方法在审
申请号: | 201710669336.0 | 申请日: | 2017-08-08 |
公开(公告)号: | CN109390232A | 公开(公告)日: | 2019-02-26 |
发明(设计)人: | 董子旭;王彦君;孙晨光;徐长坡;王万礼;刘晓芳;刘闯;张晋英;刘文彬;李子科;杜晓辉;武鹏;张建;赵杨;乔笑徽;张俊芳 | 申请(专利权)人: | 天津环鑫科技发展有限公司 |
主分类号: | H01L21/329 | 分类号: | H01L21/329;H01L29/872 |
代理公司: | 天津诺德知识产权代理事务所(特殊普通合伙) 12213 | 代理人: | 栾志超 |
地址: | 300384 天津市西青区*** | 国省代码: | 天津;12 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 沟槽刻蚀 肖特基 终端区 刻蚀 沟槽式 沉积 制备 衬底材料 光刻工艺 多晶硅 加工工艺难度 正面金属电极 终端 金属沉积 难度降低 势垒金属 提升器件 栅氧化层 介质层 短接 多晶 溅射 势垒 填充 原胞 合金 生长 | ||
1.沟槽式肖特基终端区的沟槽刻蚀方法,其特征在于:包括在所述沟槽式肖特基的终端区刻蚀多个沟槽,所述沟槽的宽度小于3um。
2.根据权利要求1所述的沟槽刻蚀方法,其特征在于:所述刻蚀多个沟槽包括使用掩模板对所述沟槽式肖特基的终端区进行光刻图形,所述掩模板的终端区部分设有多个透光区域,所述透光区域的宽度小于3um。
3.根据权利要求2所述的沟槽刻蚀方法,其特征在于:所述刻蚀多个沟槽还包括在所述光刻图形之前在衬底上制造硬掩膜层,所述光刻图形在所述硬掩膜层上进行。
4.根据权利要求2或3所述的沟槽刻蚀方法,其特征在于:所述刻蚀多个沟槽还包括在所述光刻图形之后进行:刻蚀掩膜层、去胶、刻蚀沟槽。
5.沟槽式肖特基的制备方法,其特征在于:包括:
1)提供衬底材料;
2)在所述衬底材料上进行沟槽刻蚀;
3)在步骤2)得到的产品表面生长栅氧化层;
4)在步骤3)得到的产品表面沉积多晶硅,并进行多晶刻蚀;
5)在步骤4)得到的产品表面沉积介质层;
6)对所述介质层进行孔层刻蚀;
7)对所述孔层刻蚀产生的孔进行势垒金属溅射或沉积,完成势垒合金,进行正面金属沉积;
步骤2)中使用如权利要求1-4任一所述的沟槽刻蚀方法对所述衬底材料的终端区进行沟槽刻蚀。
6.根据权利要求5所述的制备沟槽式肖特基的方法,其特征在于:步骤6)中所述孔层刻蚀包括对所述介质层的终端区刻蚀若干个孔,所述孔在所述衬底材料的终端区的沟槽上方。
7.根据权利要求5或6所述的制备沟槽式肖特基的方法,其特征在于:所述衬底材料为长有N型外延的N型衬底。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于天津环鑫科技发展有限公司,未经天津环鑫科技发展有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201710669336.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造