[发明专利]非易失性半导体存储装置及其字线的驱动方法

说明书

本发明提供一种非易失性半导体存储装置及其字线的驱动方法。本发明的闪速存储器包括：存储单元阵列，包含多个区块；以及区块选择部(200)，基于行地址信息来选择存储单元阵列的区块。区块选择部(200)包含：区块选择晶体管(230)，连接于区块的各字线；电平移位器(210)，对连接于区块选择晶体管(230)的各栅极的节点(N2)供给电压；升压电路(220)，对节点(N2)的电位进行升压；以及电压供给部，对区块选择晶体管的其中一个端子供给动作电压。节点(N2)在通过来自电压供给部的动作电压来进行第1增压后，通过升压电路(220)来进行第2增压。

技术领域

本发明涉及一种闪速存储器(flash memory)等非易失性半导体存储装置的字线(word line)驱动方式。

背景技术

在与非(NAND)型或者或非(NOR)型闪速存储器等中，数据的读出、编程(program)、擦除动作时需要高电压。通常，在闪速存储器中，从外部供给低电源电压，将供给的电压通过电荷泵(charge pump)进行升压，利用经升压的电压来生成编程电压或擦除电压。若字线解码器(word line decoder)具备电荷泵，则会因电容器的专有面积而导致字线解码器变大。因此，专利文献1公开了一种省略了电荷泵而减小了布局(layout)面积的字线解码器。该字线解码器通过对用于使字线使能(enable)的字线使能信号进行自增压(self boost)，从而抑制字线驱动电压的下降。

[现有技术文献]

[专利文献]

[专利文献1]日本专利特开2002-197882号公报

[发明所要解决的问题]

闪速存储器中的读出或编程通常是以页面(page)为单位来进行。字线选择电路通过对行地址进行解码，从而从存储单元阵列中选择区块，并选择所选择的区块内的字线。图1表示字线选择电路的区块选择动作。经电荷泵电路10升压的电压Vpp被供给至电平移位器(level shifter)20，电平移位器20响应行地址的解码结果即区块选择信号BLKSEL而输出一输出信号BDRV。电平移位器20的输出信号BDRV被共连接至区块选择晶体管30的栅极(gate)，区块选择晶体管30响应输出信号BDRV，将从电压供给部40供给的电压供给至选择区块50的各字线WL0～WL31、选择栅极线SGD、SGS。

例如，在进行编程动作时，电压供给部40对选择区块的各字线供给中间电压(例如10V)，继而对选择字线供给编程电压(例如25V)，对非选择字线供给中间电压(例如10V)，对选择栅极线SGD供给驱动电压(例如Vcc电压或5V等)，对选择栅极线SGS供给0V。而且，通过页面缓冲器(pagebuffer)/读出电路，将与数据“0”或“1”相应的电位供给至位线GBL。另一方面，电平移位器20必须考虑到区块选择晶体管30的阈值量的电压下降及区块选择晶体管30导通时的来自源极(source)的背栅(back gate)偏压效果，而供给使输出信号BDRV的电压为高于编程电压的电压(例如31V)的输出信号BDRV，以免编程电压下降。因此，电荷泵电路10必须生成至少31V的升压电压Vpp。

为了通过电荷泵电路10来生成高电压(例如31V)，必须增加电荷泵的级数。尤其，若对存储器芯片供给的外部电源为低电压，则级数亦要相应地增加。但是，若电荷泵电路10的级数增加，则升压效率会下降，因此会产生功耗变大的问题和电荷泵电路10的占用面积变大的问题。

发明内容

本发明的目的在于，解决此种以往的问题，提供一种实现省空间化、省电力化的非易失性半导体存储装置。

[解决问题的手段]