[发明专利]大功率MOSFET的扇出形封装结构及其制造工艺

说明书

技术领域

本发明属于半导体制造领域，具体涉及大功率MOSFET的扇出形封装结构及其制造工艺。

背景技术

金属氧化物半导体场效应管(MOSFET)的技术参数及性能，取决于晶片本身的性能和后期封装两方面，一片晶圆产出后，其参数已经确定，但是经过后期的封装，对整体参数会有所改变，这主要体现在直流参数、交流参数、热性能及杂散电感和杂散电容的引入。一种好的封装形式，在成本合理、适合批量生产的前提下，将力求加强其热性能及抗潮湿度等级，不劣化其直流参数、交流参数、杂散参数为目的。

传统金属氧化物半导体场效应管(MOSFET)的封装，是将MOSFET晶片邦定到引线框架上(Lead Frame),然后再经焊线、塑封、电镀、切筋、测试、包装等工序，生产出成品的过程。其封装形式主要有SOT、SOP、TO、DFN等系列。目前，这几个系列的封装是MOSFET产品的主力，随着电子产品向小型化、更高功率密度比方向的发展，要求电子元件在更小的体积内实现更多功能。功率MOSFET作为能量传输和转换的关键元件，相应地需要实现更低内阻、更高的开关频率、更好的散热性能及更小体积的要求。传统封装为了实现这些需求做了很多优化，但是受限于结构和材料的限制，已经基本达到了极限，很难再有大幅提升的空间。

发明内容

有鉴于此，本发明的主要目的在于提供一种大功率MOSFET的扇出形封装结构及其制造工艺。

为达到上述目的，本发明的技术方案是这样实现的：

本发明实施例提供一种大功率MOSFET的扇出形封装结构，包括由下到上依次设置的陶瓷双面覆铜基板、镀金层、大功率MOSFET晶圆经划片后形成的单颗MOSFET芯片、锡球，所述陶瓷双面覆铜基板上设置有用于内置单颗MOSFET芯片的下嵌槽，所述单颗MOSFET芯片上设置有栅极、源极和漏极，所述锡球包括第一锡球、第二锡球、第三锡球、第四锡球，所述第一锡球位于下嵌槽外两侧并且与镀金层接触用于引出成品的漏极，所述第二锡球位于栅极上用于引出成品的栅极，所述第三锡球、第四锡球位于源极上上用于引出成品的源极。

上述方案中，所述陶瓷双面覆铜基板包括由下到上依次设置的背面薄铜层、陶瓷层、厚铜层，所述厚铜层上设置有用于内置单颗MOSFET芯片的下嵌槽。

上述方案中，所述第二锡球、第三锡球、第四锡球与栅极或者源极之间设置有区域金属层。

上述方案中，所述陶瓷双面覆铜基板的底部设置有镀金层，两侧设置有厚铜层。

上述方案中，所述单颗MOSFET芯片的间隙以及单颗MOSFET芯片侧壁与下嵌槽的间隙均设置有绝缘材料层。

上述方案中，所述单颗MOSFET芯片的表面除锡球底部的其它区域设置有钝化层。

本发明实施例还提供一种大功率MOSFET的扇出形封装结构的制造工艺，该工艺通过以下步骤实现：

步骤1：陶瓷双面覆铜基板切割成晶圆的尺寸，采用精密腐蚀方法在陶瓷双面覆铜基板的厚铜面腐蚀出能够放入单颗MOSFET芯片200的下嵌槽、产品的表面四周边框槽，在薄铜面腐蚀出产品的背面四周边框槽，腐蚀深度为露出陶瓷层，将腐蚀完成的陶瓷双面覆铜基板的金属部分做镀金层，下嵌槽底部镀锡层；

步骤2：整片MOSFET晶圆研磨成100um厚度的薄片，晶圆正面栅极和源极电极露出部分镀金层处理，晶圆背面漏极做金属化层，按设计尺寸划片成单颗MOSFET芯片；

步骤3：将划好的单颗MOSFET芯片转移到陶瓷双面覆铜基板的下嵌槽，整片陶瓷双面覆铜基板加热将芯片和基板邦定到一起；

步骤4：所述单颗MOSFET芯片的表面印刷绝缘材料层；

步骤5：所述单颗MOSFET芯片的三个电极植多个锡球；

步骤6：整板测试、划片成单颗成品。

与现有技术相比，本发明的有益效果：

本发明能够实现MOSFET更低内阻、更小的杂散参数、更好的散热性能及更大的功率密度比，同时更适合大规模批量生产并降低生产成本。

附图说明

图1为本发明实施例提供一种大功率MOSFET的扇出形封装结构的结构示意图；

图2为大功率MOSFET晶圆经前处理后的示意图；

图3为陶瓷双面覆铜基板的原片结构图；

图4为陶瓷双面覆铜基板经精密腐蚀加工图；

图5为陶瓷双面覆铜基板镀金示意图；

图6为陶瓷双面覆铜基板的下嵌槽底镀锡示意图；

图7为单颗MOSFET芯片放入下嵌槽并邦定后的结构图；