[发明专利]半导体元件及其制作方法

说明书

本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法，包括：首先提供一基底，该基底包含一第一半导体层、一绝缘层以及一第二半导体层，然后形成一主动元件于基底上，形成一层间介电层于基底及主动元件上，形成一掩模层于层间介电层上，去除部分掩模层、部分层间介电层以及部分绝缘层以形成一第一接触洞。接着形成一图案化掩模于掩模层上并填满第一接触洞，再去除部分掩模层及部分层间介电层以形成一第二接触洞暴露部分主动元件。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种形成贯穿硅覆绝缘(silicon-on-insulator,SOI)基底的接触插塞以及贯穿层间介电层(interlayerdielectric,ILD)连接主动元件的接触插塞的方法。

背景技术

在半导体元件的制作过程中，将元件设置于硅覆绝缘(silicon-on-insulator,SOI)基底或晶片上通常可比元件设置于传统硅晶片(bulk silicon)上在集成电路内得到更佳的绝缘效果。其中硅覆绝缘基底的制作一般是将一薄氧化层或其他绝缘层夹设于硅晶片之间，而所制备的元件则设置于薄氧化层上方的硅层上。以硅覆绝缘基底为基础所制备的半导体元件所提供的绝缘效果除了可去除互补型金属氧化物半导体(CMOS)晶体管元件中可能产生的闩锁效应(latch-up)，又可降低寄生电容(parasitic capacitance)的产生。

目前将金属氧化物半导体晶体管等主动元件制备于硅覆绝缘基底上的过程中需至少形成两种不同尺寸的接触插塞，包括连接主动元件的接触插塞与贯穿硅覆绝缘基底并连接另一硅晶片的背面(backside)接触插塞。然而现今在制作上述两种接触插塞的手段上均有其缺点，因此如何提供一种更为简便并同时减少成本的制作工艺方法即为现今一重要课题。

发明内容

本发明较佳实施例公开一种制作半导体元件的方法。首先提供一基底，该基底包含一第一半导体层、一绝缘层以及一第二半导体层，然后形成一主动元件于基底上，形成一层间介电层于基底及主动元件上，形成一掩模层于层间介电层上，去除部分掩模层、部分层间介电层以及部分绝缘层以形成一第一接触洞。接着形成一图案化掩模于掩模层上并填满第一接触洞，再去除部分掩模层及部分层间介电层以形成一第二接触洞暴露部分主动元件。

本发明另一实施例公开一种半导体元件，其主要包含：一基底包含一第一半导体层、一绝缘层以及一第二半导体层、一主动元件设于基底上、一层间介电层设于主动元件上、一第一接触插塞设于主动元件旁以及一第二接触插塞设于层间介电层内并电连接主动元件。其中第一接触插塞包含一第一部分设于绝缘层与第二半导体层内以及一第二部分设于层间介电层内，且第二部分的宽度大于第一部分的宽度。

附图说明

图1为本发明较佳实施例制作一半导体元件的方法示意图；

图2为本发明较佳实施例接续图1制作一半导体元件的方法示意图；

图3为本发明较佳实施例接续图2制作一半导体元件的方法示意图；

图4为本发明较佳实施例接续图3制作一半导体元件的方法示意图；

图5为本发明较佳实施例接续图4制作一半导体元件的方法示意图；

图6为本发明较佳实施例接续图5制作一半导体元件的方法示意图；

图7为本发明较佳实施例的一半导体元件的结构示意图。

主要元件符号说明

12 基底 14 第一区域

16 第二区域 18 第一半导体层

20 绝缘层 22 第二半导体层

24 浅沟隔离 26 主动元件