[发明专利]III‑V族纳米线隧穿FET的方法及结构

权利要求书

1.一种隧穿场效应晶体管(TFET)，包括：

沟道区，包括纳米线的第一部分；

源区及漏区，分别包括纳米线的第二部分及第三部分；以及

栅极，围绕该沟道区，其中，该纳米线的该第一部分包括本征III-V族半导体。

2.如权利要求1所述的隧穿场效应晶体管，其中，该纳米线的该第一部分选自由GaAs、GaP、GaN、GaAlAs、InGaAs、InAlAs、InP及InAs组成的群组。

3.如权利要求1所述的隧穿场效应晶体管，其中，该纳米线的该第一部分包括外延层。

4.如权利要求1所述的隧穿场效应晶体管，其中，该栅极包括介电层及金属层，该介电层设于邻近并包覆该纳米线的该第一部分，且该金属层设于该介电层上方。

5.如权利要求1所述的隧穿场效应晶体管，还包括邻近该栅极的介电间隙壁。

6.如权利要求1所述的隧穿场效应晶体管，其中，该纳米线的该第二部分及该纳米线的该第三部分设于SiGe上方。

7.如权利要求1所述的隧穿场效应晶体管，其中，该源区掺杂有p型掺杂物且该漏区掺杂有n型掺杂物。

8.如权利要求1所述的隧穿场效应晶体管，其中，该纳米线的该第二部分包括选自由GaAs、GaP、GaN、GaAlAs、InGaAs、InAlAs、InP及InAs组成的群组的III-V族半导体，且该纳米线的该第三部分包括选自由GaAs、GaP、GaN、GaAlAs、InGaAs、InAlAs、InP及InAs组成的群组的III-V族半导体。

9.如权利要求1所述的隧穿场效应晶体管，其中，该纳米线的该第一、第二及第三部分的相应顶部表面及底部表面为共面。

10.一种隧穿场效应晶体管(TFET)，包括：

沟道区，包括纳米线；

源区及漏区，与该纳米线的相应第一端及第二端邻接；以及

栅极，围绕该沟道区，其中，该纳米线的该第一部分包括本征III-V族半导体。

11.如权利要求10所述的隧穿场效应晶体管，其中，该源区、该漏区及该纳米线的相应顶部表面及底部表面为共面。

12.一种制造隧穿场效应晶体管(TFET)的方法，包括：

在结晶衬底上形成III-V族半导体层；

相对该III-V族半导体层选择性蚀刻该结晶衬底，以形成悬挂纳米线；

形成包覆该悬挂纳米线的栅极结构；以及

邻近该纳米线的相应第一端及第二端形成源区及漏区。

13.如权利要求12所述的方法，其中，该III-V族半导体层为外延层。

14.如权利要求12所述的方法，其中，该III-V族半导体层为本征掺杂层。

15.如权利要求12所述的方法，其中，形成该源区包括外延生长p型半导体材料，以及形成该漏区包括外延生长n型半导体材料。

16.如权利要求12所述的方法，其中，该源区及漏区各者包括与该纳米线的顶部表面基本共面的顶部表面。

17.如权利要求12所述的方法，还包括在选择性蚀刻该结晶衬底之前，通过形成包括介电间隙壁及层间介电质的保护掩膜来定义沟道区。

18.如权利要求12所述的方法，其中，该III-V族半导体层包括选自由GaAs、GaP、GaN、GaAlAs、InGaAs、InAlAs、InP及InAs组成的群组的材料。

19.如权利要求12所述的方法，其中，该半导体衬底包括SiGe。