[发明专利]半导体器件以及集成电路

说明书

本公开提供半导体器件以及集成电路。一种半导体器件包括：提供在基板上的第一晶体管、第二晶体管和第三晶体管，第一晶体管至第三晶体管的每个包括彼此间隔开的源漏区域、在基板上在第一方向上延伸并插置在源漏区域之间的栅结构、以及将源漏区域连接到彼此的沟道区。第二晶体管的沟道区和第三晶体管的沟道区的每个包括多个沟道部分，所述多个沟道部分在垂直于基板的上表面的第二方向上彼此间隔开并分别连接到源漏区域。第三晶体管的沟道部分在第一方向上的宽度大于第二晶体管的沟道部分在第一方向上的宽度。

技术领域

示例实施方式涉及半导体器件，具体地，涉及包括场效应晶体管的半导体器件。

背景技术

由于小尺寸、多功能和/或低成本的特性，半导体器件在电子产业中被广泛地使用。半导体器件可以分为存储逻辑数据的存储器件、处理该逻辑数据的逻辑器件、以及包括存储器件和逻辑器件两者的混合器件。为了满足对具有快速度和/或低功耗的电子装置的增加的需求，发展了具有高可靠性、高性能和/或多功能的半导体器件，这会增加半导体器件的复杂性和/或集成密度。

发明内容

一个或更多示例实施方式可以提供一种半导体器件，该半导体器件包括其电特性被改善的场效应晶体管。

根据示例实施方式的一方面，提供一种半导体器件，该半导体器件包括：提供在基板上的第一晶体管、第二晶体管和第三晶体管，第一晶体管至第三晶体管的每个包括彼此间隔开的源区和漏区、在基板上在第一方向上延伸并插置在源区和漏区之间的栅结构、以及将源区和漏区连接到彼此的沟道区，其中第二晶体管的沟道区和第三晶体管的沟道区的每个包括多个沟道部分，所述多个沟道部分在垂直于基板的上表面的第二方向上彼此间隔开并分别连接到源区和漏区，其中第三晶体管的沟道部分在第一方向上的宽度大于第二晶体管的沟道部分在第一方向上的宽度。

根据另一示例实施方式的一方面，提供一种半导体器件，该半导体器件包括：提供在基板上的第一晶体管、第二晶体管和第三晶体管，第一晶体管至第三晶体管的每个包括彼此间隔开的源区和漏区、在基板上在第一方向上延伸并插置在源区和漏区之间的栅结构、以及将源区和漏区连接到彼此的沟道区，其中第一晶体管的沟道区具有从基板的上表面突出的鳍的形状，其中第二晶体管的沟道区和第三晶体管的沟道区的每个包括多个沟道部分，所述多个沟道部分在垂直于基板的上表面的第二方向上彼此间隔开并分别连接到源区和漏区。

根据另一示例实施方式的一方面，提供一种集成电路，该集成电路包括在半导体基板上限定的单元，所述单元包括：在半导体基板上在第一方向上延伸的第一有源区和第二有源区，第一有源区和第二有源区的每个包括彼此间隔开的源区和漏区以及将源区和漏区连接到彼此的沟道区；以及在半导体基板上在第二方向上延伸以交叉第一有源区的第一栅结构以及在半导体基板上在第二方向上延伸以交叉第二有源区的第二栅结构，第二方向垂直于第一方向，其中第一有源区中的沟道区在第一方向上的宽度不同于第二有源区中的沟道区在第一方向上的宽度。

附图说明

通过参照附图描述某些示例实施方式，以上和/或其它的方面将更加明显。

图1是示出根据示例实施方式的半导体器件的平面图。

图2A示出沿图1的线A-A'和线B-B'截取的截面图。

图2B示出沿图1的线C-C'和线D-D'截取的截面图。

图2C示出沿图1的线E-E'和线F-F'截取的截面图。

图3A、4A、5A、6A、7A和8A是根据示例实施方式的沿图1的线A-A'和线B-B'截取的截面图。

图3B、4B、5B、6B、7B和8B是根据示例实施方式的沿图1的线C-C'和线D-D'截取的截面图。

图3C、4C、5C、6C、7C和8C是根据示例实施方式的沿图1的线E-E'和线F-F'截取的截面图。