[发明专利]半导体结构及其形成方法

说明书

本发明提供一种半导体结构及其形成方法，其中方法包括：提供衬底，衬底包括第一区域和第二区域；在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口；在所述第一开口和第二开口底部的衬底上形成初始功函数层；在所述第二区域的初始功函数层上形成抗反射涂层和位于所述抗反射涂层上的保护层；以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第二区域的初始功函数层，形成功函数层；去除所述第二区域的初始功函数层之后，去除所述保护层和抗反射涂层。所述形成方法能够增加所述抗反射涂层的去除效率，减少残余的抗反射涂层材料对所形成半导体结构的影响。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而可以提高器件的性能。然而，随着器件面积以及器件之间的距离不断缩小，问题也随之产生。

为了提高半导体器件的集成度，金属栅工艺应运而生，后栅工艺是形成金属栅晶体管的重要方法。同时为了提高半导体器件的集成度，往往将PMOS晶体管和NMOS晶体管形成于同一芯片中。由于NMOS晶体管和PMOS晶体管的功函数层不相同。在通过后栅工艺形成金属栅晶体管的过程中，需要通过抗反射涂层平坦化刻蚀表面，之后需要去除所述抗反射涂层。

然而，现有的半导体结构的形成方法不容易使抗反射涂层去除干净，从而容易影响所形成的半导体结构性能。

发明内容

本发明解决的问题是提供一种半导体结构及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述第一区域衬底和第二区域衬底上形成介质层，所述第一区域介质层中具有第一开口，所述第二区域介质层中具有第二开口，所述第一开口和所述第二开口贯穿所述介质层；在所述第一开口和第二开口底部的衬底上形成初始功函数层；在所述第二区域的初始功函数层上形成抗反射涂层和位于所述抗反射涂层上的保护层；以所述抗反射涂层和所述保护层为掩膜刻蚀所述初始功函数层，去除所述第二区域的初始功函数层，形成功函数层；去除所述第二区域的初始功函数层之后，去除所述保护层和抗反射涂层。

可选的，形成所述抗反射涂层和所述保护层的步骤包括：在所述第一区域和第二区域的初始功函数层上形成初始抗反射涂层；在所述第二区域初始抗反射涂层上形成保护层；以所述保护层为掩膜对所述初始抗反射涂层进行刻蚀，去除第一区域的初始抗反射涂层，形成抗反射涂层。

可选的，所述保护层包括：位于所述抗反射涂层上的阻挡层以及位于所述阻挡层上的图形层。

可选的，所述图形层与所述阻挡层的材料不相同，所述阻挡层与所述抗反射涂层的材料不相同。

可选的，所述阻挡层的材料为氧化硅或氮化硅；所述图形层的材料为光刻胶。

可选的，去除所述保护层的步骤包括：去除所述阻挡层；去除所述阻挡层的工艺包括：干法刻蚀工艺或湿法刻蚀工艺。

可选的，形成所述保护层的步骤包括：在所述初始抗反射涂层上形成初始阻挡层；在所述第二区域的初始保护层上形成图形层；以所述图形层为掩膜对所述初始阻挡层进行刻蚀，去除所述第二区域的初始阻挡层，形成阻挡层。

可选的，对所述初始阻挡层进行刻蚀的工艺包括干法刻蚀工艺或湿法刻蚀工艺。

可选的，所述阻挡层的厚度为20埃～100埃。

可选的，形成所述初始抗反射涂层的步骤包括：在所述第一区域和第二区域的初始功函数层上形成初始抗反射膜；对所述初始抗反射膜进行刻蚀，减小所述初始抗反射膜的厚度，形成初始抗反射涂层。