[发明专利]半导体结构及其制造方法

说明书

本公开提供一种半导体结构及其制造方法，该半导体结构包含一基板；设置该基板上方的一接垫；设置该基板上方且暴露该接垫的一暴露部分的一保护层；以及设置该接垫的该暴露部分上方的一凸块。该凸块包含一缓冲件及一导电层，该缓冲件位于该接垫的该暴露部分上方，该导电层环绕该缓冲件且电连接至该接垫。

技术领域

本发明涉及一种包含凸块的半导体结构及其制造方法，其中该凸块包括缓冲件，其经配置以吸收或释放该凸块或该半导体结构的应力。

背景技术

半导体装置对于许多现代应用而言是很重要的。随着电子技术的进展，半导体装置的尺寸越来越小，功能越来越强大，且整合的电路数量越来越多。由于半导体装置的尺度微小化，晶圆级晶片尺度封装(wafer level chip scale packaging，WLCSP)已广泛地应用于制造半导体装置。在此等微小半导体装置内，实施许多制造步骤。

然而，微型化尺度的半导体装置的制造技术变得越来越复杂。制造半导体装置的复杂度增加可造成缺陷，例如电互连不良、发生破裂、或元件脱层(delamination)。因此，修饰结构与制造半导体装置有许多挑战。

上文的「现有技术」说明仅是提供背景技术，并未承认上文的「现有技术」说明公开本公开的标的，不构成本公开的现有技术，且上文的「现有技术」的任何说明均不应作为本案的任一部分。

发明内容

本公开提供一种半导体结构。该半导体结构包含一基板；设置该基板上方的一接垫；设置该基板上方且暴露该接垫的一暴露部分的一保护层；以及设置该接垫的该暴露部分上方的一凸块。该凸块包含一缓冲件及一导电层，该缓冲件位于该接垫的该暴露部分上方，该导电层环绕该缓冲件且电连接至该接垫。

在本公开的实施例中，该导电层与该接垫的该暴露部分交界。

在本公开的实施例中，该缓冲件是绝缘的、弹性的、或可变形的。

在本公开的实施例中，该缓冲件包含弹性体或聚合物，或该导电层包含铜或焊料。

在本公开的实施例中，该凸块是弹性的或可变形的。

在本公开的实施例中，该凸块电连接至该接垫。

在本公开的实施例中，该缓冲件的一部分设置于该接垫内或是延伸至该接垫中。

在本公开的实施例中，该导电层的一部分设置于该缓冲件内或是受到该缓冲件环绕。

在本公开的实施例中，该半导体结构还包括一互连结构，设置于该导电层与该接垫之间，并且经设置以将该导电层电连接该接垫。

在本公开的实施例中，该互连结构是凸块下金属化层(UBM)，局部设置于该保护层上方或是局部受到该保护层环绕。

在本公开的实施例中，该互连结构设置于该缓冲件内或是受到该缓冲件环绕。

在本公开的实施例中，该互连结构与该缓冲件共形。

在本公开的实施例中，该互连结构的一部分设置于该导电层与该缓冲件之间。

在本公开的实施例中，该互连结构的一部分设置于该接垫内或是受到该接垫环绕。

在本公开的实施例中，该半导体结构还包括一粘着层，设置于该缓冲件与该接垫的该暴露部分之间。

在本公开的实施例中，该粘着层设置于该缓冲件与该导电层之间，或该缓冲件由该粘着层囊封。

在本公开的实施例中，该粘着层设置于该接垫内或受到该接垫环绕。