[发明专利]半导体装置及其制造方法

说明书

本发明涉及一种半导体装置，其包括第一结构、虚拟缓冲层叠结构、外围接触孔和外围接触插塞。第一结构可包括衬底和设置在衬底上的外围电路。虚拟缓冲层叠结构可设置在第一结构上。虚拟缓冲层叠结构可包括交替层叠的虚拟层间绝缘层和虚拟牺牲绝缘层，以及在各个虚拟牺牲绝缘层内部层叠成一行的第一虚拟导电环。外围接触孔可穿透虚拟缓冲层叠结构。外围接触孔可被第一虚拟导电环包围。外围接触插塞可设置在外围接触孔中。外围接触插塞可延伸以连接到外围电路。

相关申请的交叉引用

本申请要求于2016年5月23日提交的申请号为10-2016-0062791的韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

本公开一方面总体涉及一种半导体装置及其制造方法，尤其涉及一种包含三维存储器单元阵列的半导体装置及其制造方法。

背景技术

半导体装置可包括包含多个存储器单元的存储器单元阵列和用于控制存储器单元操作的外围电路。存储器单元阵列可包括以各种结构布置的存储器单元。为了使半导体装置的尺寸最小化，本文已经提出了一种包含三维布置的存储器单元的三维存储器单元阵列。

发明内容

根据本公开的一个方面，本文提供了一种包括第一结构、虚拟缓冲层叠结构、外围接触孔和外围接触插塞的半导体装置。第一结构可包括衬底和设置在衬底上的外围电路。虚拟缓冲层叠结构可设置在第一结构上。虚拟缓冲层叠结构可包括交替层叠的虚拟层间绝缘层和虚拟牺牲绝缘层，以及在各个虚拟牺牲绝缘层内部层叠在一行中的第一虚拟导电环。外围接触孔可穿透虚拟缓冲层叠结构。外围接触孔可被第一虚拟导电环包围。外围接触插塞可设置在外围接触孔中。外围接触插塞可延伸以连接到外围电路。

根据本公开的一个方面，本文提供了一种包括第一结构、第二结构、第三结构和外围接触插塞的半导体装置。第一结构可包括衬底和设置在衬底上的外围电路。第二结构可设置在第一结构上。第二结构可包括源极层叠结构和虚拟源极层叠结构，它们设置在相同的高度处且形成不同的层叠结构。第三结构可设置在第二结构上。第三结构可包括彼此隔离的单元层叠结构和虚拟缓冲层叠结构。外围接触插塞可穿透虚拟缓冲层叠结构和虚拟源极层叠结构。外围接触插塞可电连接到外围电路。

根据本公开的一个方面，本文提供了一种制造半导体装置的方法。该方法可包括形成包括衬底和设置在衬底上的外围电路的第一结构。衬底可包括第一区域和第二区域。该方法可包括在第一结构上交替地层叠第一材料层和第二材料层。该方法可包括在第二区域上形成穿透第一材料层和第二材料层的第一虚拟柱体。该方法可包括通过移除第一虚拟柱体来暴露外围接触孔。该方法可包括形成填充外围接触孔的狭缝绝缘层。该方法可包括形成穿透狭缝绝缘层并电连接到外围电路的外围接触插塞。

附图说明

图1是说明半导体装置的图。

图2A和图2B是说明半导体装置的第一和第二区域的视图。

图3A和图3B是分别说明根据本公开的实施方案的单元层叠结构和虚拟缓冲层叠结构的平面图。

图4示出根据本公开的实施方案的半导体装置的截面图。

图5至图11C是说明根据本公开的实施方案的半导体装置的制造方法的视图。

图12是说明根据本公开的实施方案的存储器系统的配置的图。

图13是说明根据本公开的实施方案的计算系统的配置的图。

具体实施方式

现在将参照附图在下文中更全面地描述示例性实施方案；然而，它们可以不同的形式进行实施，并且不应被理解为限于本文所阐述的实施方案。相反，提供这些实施方案以使得本公开将是彻底和完整的，并且将向本领域技术人员充分传达示例实施方案的范围。