[发明专利]半导体器件

说明书

一种半导体器件可以包括：源极层、层叠结构、沟道层、缝隙和源极拾取线。源极层可以包括在其上表面内的至少一个凹槽。层叠结构可以形成在源极层之上。沟道层可以穿过层叠结构。沟道层可以与源极层接触。缝隙可以穿过层叠结构。缝隙可以通过穿过层叠结构而暴露出源极层的凹槽。源极拾取线可以形成在缝隙和凹槽内。源极拾取线可以与源极层接触。

相关申请的交叉引用

本申请要求于2016年1月18日向韩国知识产权局提交的申请号为10-2016-0006075的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的一个方面总体而言涉及一种电子器件及其制造方法，更具体地，涉及一种三维半导体器件及其制造方法。

背景技术

非易失性存储器件为即使在没有电源的情况下也能保持其存储的数据的存储器件。由于结构和材料问题，传统的二维非易失性存储器件已经达到它们的存储容量的极限。这些极限增加了半导体工业在三维非易失性存储器件(其中，存储单元垂直地层叠在衬底之上)的兴趣。

在三维非易失性存储器件的示例中，可以通过交替地层叠导电层和绝缘层来形成层叠结构，并且沟道层可以形成为穿过层叠结构，由此同时地形成多个存储单元。

发明内容

实施例提供了易于制造且具有改善特性的半导体器件的制造方法。

根据本发明的一个方面，一种半导体器件可以包括：源极层、层叠结构、沟道层、缝隙和源极拾取线。源极层可以包括在其上表面内的至少一个凹槽。层叠结构可以形成在源极层之上。沟道层可以穿过层叠结构。沟道层可以与源极层接触。缝隙可以穿过层叠结构。缝隙可以通过穿过层叠结构而暴露出源极层的凹槽。源极拾取线可以形成在缝隙和凹槽内。源极拾取线与源极层接触。

根据本发明的一个方面，一种半导体器件可以包括：源极层、层叠结构、沟道层、缝隙、缝隙绝缘层。源极层可以包括在其上表面内的至少一个凹槽。层叠结构可以形成在源极层上。沟道层可以穿过层叠结构。沟道层可以与源极层接触。缝隙可以穿过层叠结构。缝隙可以通过穿过层叠结构而暴露出源极层的凹槽。缝隙绝缘层可以与源极层接触。缝隙绝缘层可以形成在缝隙和凹槽内。

根据本发明的一个方面，一种制造半导体器件的方法可以包括：形成牺牲层，在牺牲层上交替地形成第一材料层和第二材料层，形成穿过第一材料层和第二材料层的半导体层，形成穿过第一材料层和第二材料层的缝隙，通过经由缝隙去除牺牲层而形成第一开口，在第一开口内形成与半导体层接触的第一导电层，第一导电层包括与缝隙的下部邻接的凹槽，以及在缝隙和凹槽内形成第二导电层。

根据本发明的一个方面，一种制造半导体器件的方法可以包括：形成牺牲层，在牺牲层上形成第一材料层，在第一材料层上交替地形成第二材料层和第三材料层，形成穿过第一材料层至第三材料层的半导体层，形成穿过第一材料层至第三材料层的缝隙，通过经由缝隙部分地去除第一材料层而形成第一开口，通过经由缝隙去除第三材料层而形成第二开口，在第二开口内形成第一导电层，以及将经由缝隙和第一开口暴露出的第一材料层和牺牲层氧化，并且形成设置在牺牲层上且形成在第一开口内的保护层。

附图说明

图1A至图1D为图示了根据本发明的实施例的半导体器件的示例性结构的截面图。

图2A至图2G为图示了根据本发明的实施例的半导体器件的一种示例性制造方法的截面图。

图3A至图3I为图示了根据本发明的实施例的半导体器件的一种示例性制造方法的截面图。

图4为图示了根据本发明的实施例的半导体器件的一种示例性制造方法的截面图。

图5和图6为图示了根据本发明的实施例的存储系统的示例性配置的图。

图7和图8为图示了根据本发明的实施例的计算系统的示例性配置的图。