[发明专利]凸块结构与其制作方法

说明书

本发明提供一种凸块结构与其制作方法。凸块结构包括凸块本体以及多个孔隙。孔隙分布于凸块本体中，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。凸块结构的制作方法，包括下列步骤：将多个气泡掺杂于电镀液中。藉由电镀液形成凸块本体于镀件上，且气泡混入凸块本体中，以构成分布于凸块本体中的多个孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。本发明使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。

技术领域

本发明涉及一种凸块结构与其制作方法。

背景技术

近年来，随着电子产品的需求朝向高功能化、信号传输高速化及电路组件高密度化，半导体相关产业的技术也不断演进。一般而言，半导体晶圆在完成集成电路(integrated circuit)的制作之后，需通过导电结构(例如凸块、导线)电性连接集成电路的外接垫和其他组件(例如基板、印刷电路板)，方能传递电性信号。

以电镀凸块结构为例，其应用常见于薄膜覆晶封装(Chip on Film，COF)或玻璃覆晶(Chip on Glass，COG)。一般而言，凸块结构藉由电镀制程直接制作于半导体晶圆的表面上，而后在半导体晶圆单分成单颗芯片后，藉由形成于芯片上的凸块结构使芯片电性连接软性基板(即薄膜基板)或玻璃基板上的导电图案(例如是引脚或者导电接点)。凸块结构与导电图案可以通过直接压合而形成共晶键结，例如COF封装中，薄膜基板上的引脚与凸块压合，使引脚局部沉入凸块中形成共晶键结。此时，若凸块结构的硬度太高，即可能造成引脚与凸块结构无法有效键结，且凸块结构在压合过程中也可能破坏芯片上的导电结构或是薄膜基板上的引脚，使得信号无法正常传输。此外，凸块结构与导电图案也可利用导电胶(例如异方性导电胶)中的导电粒子达到电性连接，然而导电粒子也可能未有效分布于凸块结构与导电图案之间，从而降低凸块结构的电性接合效果。另外，若以价格较高的贵金属材料(例如金)制作整个凸块结构，将使凸块结构的生产成本无法有效降低。

发明内容

本发明提供一种凸块结构与其制作方法，其适于使凸块结构具有高孔隙度与弹性，从而提高凸块结构的接合效果，并同时降低生产成本。

本发明的凸块结构包括凸块本体以及多个孔隙。孔隙分布于凸块本体中，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。

本发明的凸块结构的制作方法包括下列步骤：将多个气泡掺杂于电镀液中。藉由电镀液形成凸块本体于镀件上，且气泡混入凸块本体中，以构成分布于凸块本体中的多个孔隙，其中孔隙的直径介于0.05微米至1微米之间，且凸块本体与孔隙间的孔隙度介于25％至75％之间。

在本发明的一实施例中，上述的孔隙藉由起泡剂所产生的多个气泡混入用于形成凸块本体的电镀液中，伴随电镀液形成凸块本体时所构成。

在本发明的一实施例中，上述的凸块本体的材质包括金、银或铜。

在本发明的一实施例中，上述的凸块本体与孔隙间的孔隙度介于25％至50％之间。

在本发明的一实施例中，上述的凸块本体与孔隙间的孔隙度介于30％至40％之间。

在本发明的一实施例中，上述的气泡藉由在电镀液中加入起泡剂所产生。

在本发明的一实施例中，上述的电镀液中的多个离子堆栈沉积构成凸块本体，气泡掺杂于离子之间，以在离子堆栈时混入凸块本体并构成孔隙。

在本发明的一实施例中，上述的电镀液包括含有金、银或铜离子的材质，而离子包括金、银或铜离子。

在本发明的一实施例中，上述的藉由电镀液形成凸块本体的步骤包括均匀搅拌电镀液，使气泡悬浮于电镀液中。